方案

• 

  FPGA 數(shù)碼管

  出租車自動(dòng)計(jì)費(fèi)器設(shè)計(jì)Verilog代碼vivado Nexys4開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  12小時(shí)前
  214
• 

  FPGA 數(shù)碼管

  60進(jìn)制遞減計(jì)數(shù)器Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  13小時(shí)前
  281
• 

  FPGA 數(shù)碼管

  60秒倒計(jì)時(shí)器Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  14小時(shí)前
  191
• 

  FPGA verilog

  任意整數(shù)分頻器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  16小時(shí)前
  148
• 

  FPGA 數(shù)碼管

  數(shù)字電子鐘Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  17小時(shí)前
  172
• 

  FPGA verilog

  3-8譯碼器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  19小時(shí)前
  136
• 

  FPGA verilog

  三人表決器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  19小時(shí)前
  196
• 

  FPGA 數(shù)碼管

  兩個(gè)4位BCD數(shù)字求和Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 14:24
  417
• 

  FPGA verilog

  電子拔河比賽游戲機(jī)的設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 14:13
  206
• 

  FPGA verilog

  紅綠燈和等待信號(hào)時(shí)間顯示的設(shè)計(jì)和實(shí)現(xiàn)Verilog代碼vivado basys3開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 10:22
  334
• 

  FPGA verilog

  出租車計(jì)費(fèi)器Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 10:09
  202
• 

  FPGA verilog

  多功能數(shù)字鐘Verilog代碼vivado basys3開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 08:28
  190
• 

  FPGA vivado

  自動(dòng)售貨機(jī)（飲料）設(shè)計(jì)VHDL代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 08:14
  292
• 

  FPGA 數(shù)碼管

  洗衣機(jī)控制器Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/15 14:51
  421
• 

  FPGA 數(shù)碼管

  十字路口交通燈Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/15 08:48
  730
• 

  FPGA 數(shù)碼管

  象棋游戲倒計(jì)時(shí)器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/14 16:44
  754
• 

  FPGA verilog

  出租車計(jì)價(jià)設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/14 11:38
  862
• 

  FPGA 數(shù)碼管

  數(shù)字秒表定時(shí)器Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 15:24
  835
• 

  FPGA verilog

  模式切換控制電路設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 14:49
  293
• 

  FPGA verilog

  數(shù)字密碼鎖Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 13:28
  505
• 

  FPGA 數(shù)碼管

  直接測(cè)頻數(shù)字頻率計(jì)Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 13:10
  368
• 

  FPGA 數(shù)碼管

  頻率設(shè)計(jì)與仿真Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 11:02
  394
• 

  FPGA Quartus

  通用UART串口收發(fā)RS232接口VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 10:38
  262
• 

  FPGA 數(shù)碼管

  四路計(jì)時(shí)器Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 09:35
  248
• 

  FPGA verilog

  出租車計(jì)費(fèi)器VHDL代碼Quartus開發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 09:18
  326
• 

  FPGA 數(shù)碼管

  出租車計(jì)價(jià)器VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 08:24
  275
• 

  FPGA 數(shù)碼管

  電子鐘設(shè)計(jì)Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/13 08:14
  361
• 

  FPGA 數(shù)碼管

  頻率計(jì)的設(shè)計(jì)Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/12 15:29
  537
• 

  FPGA 數(shù)碼管

  電子數(shù)字鐘設(shè)計(jì)Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/12 15:09
  409
• 

  FPGA verilog

  DDS波形發(fā)生器Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/12 13:34
  532

正在努力加載...