2570
作者：方圓
在半導體制造中，2nm工藝是繼3nm工藝節(jié)點之后的下一個MOSFET（金屬氧化物半導體場效應晶體管）芯片微縮技術(shù)。
“2nm”或“20埃”（英特爾使用的術(shù)語）與晶體管的任何實際物理特征（例如柵極長度、金屬間距或柵極間距）無關。根據(jù)電氣和電子工程師協(xié)會(IEEE)發(fā)布的2021 年更新的《國際設備和系統(tǒng)路線圖》中的預測，“2.1 nm節(jié)點范圍標簽”預計接觸柵極間距為 45 nm，最緊密金屬間距為 20 nm。
一般而言，5nm 芯片每平方毫米的晶體管數(shù)量大約在 1.7 億 - 2 億個左右。隨著制程微縮到 3nm，晶體管密度會有顯著提升，能達到每平方毫米 2.5 億 - 3 億個左右。
而 2nm 制程更是實現(xiàn)了巨大飛躍，其晶體管密度有望超過每平方毫米 3.5 億個，相較于 3nm 又提升了約 15% - 20%，相比 5nm 提升幅度超 75%。更高的晶體管密度意味著芯片能夠同時處理更多的任務，在多線程、并行計算等場景下表現(xiàn)更為出色，無論是運行復雜的科學計算軟件，還是處理高清視頻流、玩大型 3D 游戲等日常應用，都能帶來更流暢的體驗。
在功耗方面，芯片制程越小，晶體管在開關狀態(tài)切換時消耗的電能就越少。到了 2nm 制程，由于晶體管尺寸更小、電阻更低，漏電現(xiàn)象大幅減少，功耗能夠比 3nm 芯片再降低 10% - 15% 左右，這對于依靠電池供電的移動設備而言至關重要，可顯著延長設備續(xù)航時間，如智能手機、平板電腦等，讓用戶無需頻繁充電。
同時2nm 芯片相較于 3nm 芯片，性能有望再提升10% - 20%，能夠讓計算機啟動程序更快、渲染圖像更迅速，在人工智能計算、大數(shù)據(jù)處理等需要快速運算的領域展現(xiàn)更強的實力。了解完 2nm 芯片在性能與功耗上的優(yōu)勢后，看看全球半導體巨頭在該領域的進展。
?01臺積電：一馬當先
臺積電 2nm（N2）技術(shù)開發(fā)進展順利。N2 技術(shù)采用該公司第一代nm片晶體管技術(shù)，在性能和功耗方面實現(xiàn)了全節(jié)點跨越，預計今年實現(xiàn)量產(chǎn)。前不久在舊金山舉行的 IEEE 國際電子設備會議 (IEDM) 上，臺積電透露了關于2nm的更多細節(jié)。臺積電強調(diào)，其 2nm 工藝的性能提高了 15%，功耗降低了 30%，顯著提高了節(jié)點效率。
此外，該工藝的晶體管密度提高了 1.15 倍，這歸功于全環(huán)柵 (GAA) nm片晶體管和 N2 NanoFlex 的使用，這使得制造商能夠在最小的面積內(nèi)塞入不同的邏輯單元，從而優(yōu)化節(jié)點的性能。通過從傳統(tǒng)的 FinFET 技術(shù)過渡到專用的 N2“nm片”，臺積電成功實現(xiàn)了對電流的更大控制，這使得制造商能夠根據(jù)工藝用例微調(diào)參數(shù)。這之所以成為可能，是因為nm片具有一疊狹窄的硅帶，每條硅帶都被柵極包圍；與 FinFET 實現(xiàn)相比，這最終可以實現(xiàn)更精確的控制。
據(jù)稱，N2 晶圓每片的價格可能在 2.5-3 萬美元之間，具體取決于臺積電如何調(diào)整，但與 3nm 相比，這是一個巨大的上漲，據(jù)說 3nm 的價格約為 2 萬美元。更不用說，當你考慮到初始良率和試產(chǎn)時，最終生產(chǎn)會受到更多限制，這意味著該工藝的采用在開始時會比較慢。
此前，據(jù)臺積電董事長魏哲家稱，2nm 晶圓的需求高于上一代 3nm，因此臺積電提前試產(chǎn)也是理所當然。臺積電已經(jīng)開始小規(guī)模生產(chǎn)先進光刻技術(shù)，但目前的產(chǎn)能僅限于 5,000 片晶圓。不過，此前有報道稱，該公司在試運行期間已達到 10,000 片，預計今年晚些時候?qū)⑦_到 50,000 片。到 2026 年，這一數(shù)字預計將達到 80,000 片，但尚未確認是同時采用 N2 和 N2P 工藝還是僅采用其中一種。此前，隨著寶山和高雄工廠的投入運營，臺積電每月的晶圓產(chǎn)量可以達到40,000 片。
在進步方面，沒有其他代工廠能夠與制造商的步伐相匹敵，因此大多數(shù)決心推出尖端硅片的公司將尋求臺積電的服務也就不足為奇了。但目前晶圓價格過高也引發(fā)了客戶的擔憂，臺積電正在探索降低總成本的新方法，首先是推出名為“CyberShuttle”的服務，該服務將于今年 4 月晚些時候啟動。這種方法將允許蘋果、高通等公司在同一測試晶圓上評估他們的芯片，從而降低成本。蘋果預計將是該代工廠的第一個客戶，其次是高通和聯(lián)發(fā)科。但有消息稱高通、英偉達等公司因臺積電成本高考慮轉(zhuǎn)投三星代工廠。
高通在移動芯片領域地位重要，與臺積電合作久，很多旗艦芯片由臺積電生產(chǎn)，但 2nm 工藝晶圓高價加上臺積電可能漲價，使其成本壓力大，在智能手機市場芯片成本波動影響產(chǎn)品定價與利潤，所以重新審視供應鏈，三星代工價格低且有 3nm GAA 工藝經(jīng)驗，對高通有吸引力。英偉達在 GPU 領域領先，人工智能發(fā)展使其對高性能芯片需求大增，本指望臺積電 2nm 工藝提升競爭力，但臺積電代工成本高、初始產(chǎn)能有限，阻礙產(chǎn)品推出計劃。三星展示 2nm 工藝規(guī)劃，提出性價比更高方案爭取英偉達訂單。
臺積電清楚自身技術(shù)優(yōu)勢難被馬上超越，2nm 工藝性能、功耗、晶體管密度優(yōu)勢是吸引客戶關鍵，但也意識到客戶流失風險。為應對，除 “CyberShuttle” 服務，還加速內(nèi)部成本優(yōu)化流程，加大研發(fā)投入提升良率，降低單位成本，同時與客戶深度溝通，依客戶需求定制芯片代工方案。目前臺積電最大的客戶蘋果已在其工廠預留了 2nm 芯片生產(chǎn)，這讓蘋果相對于業(yè)內(nèi)其他公司占據(jù)了優(yōu)勢。但蘋果已推遲使用臺積電的 2nm 處理器芯片用于 iPhone 17 Pro 和 iPhone 17 Pro Max，目前商用發(fā)布時間定于 2026 年。延遲是因為對臺積電 2nm 芯片的高生產(chǎn)成本和有限的制造能力感到擔憂。
?02三星：豪賭未來
三星在 2nm 賽道上同樣全力以赴。其計劃在 2nm 芯片中集成背面供電網(wǎng)絡（BSPDN）技術(shù)，將電源線放置在晶圓的背面，這樣可以更輕松地在更小的節(jié)點尺寸上制造芯片，同時減小芯片尺寸、提高電源效率和性能。
據(jù)報道，三星鑄造廠已經(jīng)在兩個Arm芯片上測試了 BSPDN 技術(shù)，使這些芯片的芯片尺寸減小了 10% 和 19%，同時性能和效率提高了最多 9%，測試結(jié)果超過了公司的性能目標。且三星對 2nm 工藝研發(fā)投入海量資源，在韓國華城的 “S3” 工廠快馬加鞭地安裝設備，構(gòu)建 2nm 生產(chǎn)線，目標指向 2025 年第一季度達成每月 7000 片晶圓的產(chǎn)量，并計劃在 2025 年末將 “S3” 工廠剩余的 3nm 生產(chǎn)線全面升級為 2nm 生產(chǎn)線，實現(xiàn)產(chǎn)能的迭代升級。
不僅如此，三星還前瞻布局，擬于 2025 年第二季度在韓國平澤的 P2 “S5” 工廠啟動 1.4nm 生產(chǎn)線建設，持續(xù)向制程工藝極限發(fā)起沖擊。然而，三星在前行途中并非一帆風順，3nm 工藝的 Exynos 芯片生產(chǎn)延期、良品率問題如陰霾籠罩，給其帶來不小壓力。并且，市場需求的波動也促使三星調(diào)整策略，推遲部分工廠的設備采購與建設訂單，將部分生產(chǎn)線從晶圓代工轉(zhuǎn)向存儲器制造。
由于臺積電 2nm 工藝成本高、產(chǎn)能有限，報道稱，除了日本 AI 初創(chuàng)公司 Preferred Networks (PFN) 等現(xiàn)有客戶外，三星還吸引了國內(nèi)無晶圓廠公司的興趣。此外，三星正在與英偉達和高通等大型科技公司合作測試 2nm 工藝，這些公司正在多元化其代工合作伙伴，三星預計將于 2025 年第一季度開始試產(chǎn) 2nm 工藝。這并不是臺積電和三星首次爭奪高通訂單，據(jù)悉三星自2020年起已失去高通部分驍龍旗艦芯片訂單，其5nm良率也引發(fā)擔憂。
高通計劃于 2025 年下半年發(fā)布的“驍龍 8 Elite 2”將采用臺積電的 N3P 工藝生產(chǎn)。三星曾參與競標，但最終落敗。業(yè)內(nèi)人士稱，這可能是三星代工業(yè)務的最后機會，目前該業(yè)務正面臨數(shù)十億美元的損失。
?03英特爾：緊隨其后
曾在芯片制造領域獨領風騷的英特爾，雖在先進制程的追逐中一度掉隊，卻憑借變革決心，強勢重返 2nm 戰(zhàn)場。英特爾祭出 “四年內(nèi)五個節(jié)點計劃”，志在重振芯片制造的昔日輝煌。
在 2nm 技術(shù)路線上，英特爾精心規(guī)劃，旗下的 intel 18A（對標行業(yè) 2nm 水準）制程節(jié)點預計在 2025 年交付，率先應用于核心產(chǎn)品至強處理器，為數(shù)據(jù)中心等關鍵領域注入強勁動力。英特爾在技術(shù)創(chuàng)新方面有諸多舉措。其 RibbonFET 晶體管技術(shù)是對 Gate All Around 晶體管的創(chuàng)新應用。
傳統(tǒng)晶體管難以滿足高性能需求，RibbonFET 晶體管通過特殊結(jié)構(gòu)設計，加快晶體管開關速度，縮短信號傳輸延遲，還能在較小空間實現(xiàn)強大驅(qū)動電流，兼顧芯片高性能與低功耗，為芯片性能提升開辟新途徑。此外，英特爾推出的 PowerVia 是業(yè)界首個背面電能傳輸網(wǎng)絡。
傳統(tǒng)芯片供電、信號線路交織，隨著集成度提高，信號干擾嚴重制約性能提升。PowerVia 技術(shù)把電源線置于晶圓背面，分離供電、信號線路，減少信號干擾，提升芯片性能，讓芯片在圖形渲染、加密解密運算、多任務并行處理等工作中表現(xiàn)更佳。英特爾憑借自身在 CPU 領域的根基與全產(chǎn)業(yè)鏈整合優(yōu)勢，在 2nm 競爭格局中逐步站穩(wěn)腳跟，向臺積電、三星等對手發(fā)起挑戰(zhàn)，試圖改變行業(yè)格局。
去年9月，英特爾前任首席執(zhí)行官帕特·基辛格已將亞馬遜的 AWS 作為該公司制造業(yè)務的客戶，其定制芯片工作將依賴于英特爾的 18A 工藝. 此外，據(jù)英特爾臨時聯(lián)席 CEO 米歇爾?約翰斯頓?霍爾索斯在去年12月介紹，英特爾已經(jīng)為一些客戶提供了 Panther Lake 的 E0 工程樣品，有 8 個客戶已開機，硅晶圓質(zhì)量很好。在 1月6日的英特爾 CES 2025 演講中，霍爾索斯還宣布首款 Intel 18A 制程芯片 —— 英特爾 Panther Lake 處理器將于 今年下半年發(fā)布，英特爾會在今年及以后繼續(xù)增強 AI PC 產(chǎn)品組合，向客戶提供領先的英特爾 18A 產(chǎn)品樣品。
?04Rapidus：奮起直追
在 2024 年 12 月從 ASML 獲得第一臺 EUV 機器后，Rapidus計劃于今年4月啟用其在日本北海道千歲市興建的首座2nm以下邏輯芯片工廠“IIM-1”的試產(chǎn)產(chǎn)線，并在2027年開始進行量產(chǎn)。鑒于日本是唯一獲得 ASML 尖端硬件的國家之一，這被認為是日本半導體行業(yè)的革命性發(fā)展。
去年11 月，日本政府宣布了一項為期七年的計劃，在第一階段撥款的約 82 億美元（1.3 萬億日元）中，有一部分已撥給 Rapidus。截止去年年底，Rapidus 已獲得 4645 萬美元（73 億日元）的私人投資和高達 58.55 億美元（9200 億日元）的政府援助。然而，預計還需要 254.52 億美元（4 萬億日元）的額外資金才能在 2027 年啟動量產(chǎn)。且近日有報道稱，Rapidus 將與博通合作，力爭量產(chǎn) 2 nm尖端芯片，計劃 6 月向博通提供試產(chǎn)芯片。消息稱博通正評估 Rapidus 的 2 nm芯片良率和性能，如果試產(chǎn)芯片符合其要求，將委托 Rapidus 生產(chǎn)相關高端芯片。
除了博通，Preferred Networks 也委托 Rapidus 代工 2 nm芯片，用于生成式 AI 處理；此外還有消息稱 Rapidus 正與 30 至 40 家企業(yè)洽談代工業(yè)務，目標是承接定制化的少量多品種半導體訂單，與臺積電的大規(guī)模生產(chǎn)模式形成差異化競爭。
當下，每一家企業(yè)的動向都牽動著全球半導體產(chǎn)業(yè)鏈的神經(jīng)。隨著技術(shù)的持續(xù)演進，成本的優(yōu)化控制，客戶需求的深度挖掘，以及各國政策的扶持引導，2nm 工藝的發(fā)展遠不止于當下的競爭局面。究竟誰能在這場馬拉松式的競賽中笑到最后？
