6104
華為《數(shù)據(jù)中心2030》報(bào)告中指出高算力芯片的IO帶寬將越來(lái)越高，預(yù)計(jì) 2030 年，端口速率達(dá) T 級(jí)以上。根據(jù)第三方的預(yù)測(cè)，2028年數(shù)據(jù)中心內(nèi)將實(shí)現(xiàn) 100% 的全光化連接。
臺(tái)積電表示，如果我們能提供一個(gè)好的硅光子集成系統(tǒng)，我們可以解決人工智能能源效率和計(jì)算能力方面的關(guān)鍵問(wèn)題，這將是一個(gè)新的范式轉(zhuǎn)變，我們可能正處于一個(gè)新時(shí)代的開(kāi)端。
業(yè)界正在尋求異質(zhì)集成和混合鍵合同時(shí)，也在研究以玻璃基板為代表的具有成本效益和改進(jìn)性能的新材料以及 CPO 等新技術(shù)，以將先進(jìn)封裝提升到新的水平，滿足下一代AI/HPC性能需求。
人工智能模型的爆炸式增長(zhǎng)正在打破現(xiàn)有基礎(chǔ)設(shè)施——傳統(tǒng)的互連技術(shù)產(chǎn)生了數(shù)據(jù)瓶頸，迫使GPU和其他加速器閑置，限制了計(jì)算性能，增加了功耗并推高了成本。為應(yīng)對(duì)高性能計(jì)算的趨勢(shì)，支持超過(guò)GPU集群的速度，共封裝光學(xué)（CPO）技術(shù)應(yīng)運(yùn)而生，通過(guò)在共同的封裝基板上集成多個(gè)芯片，實(shí)現(xiàn)了光學(xué)引擎的集成。
共封裝光學(xué)器件（CPO）的興起在過(guò)去十年中，數(shù)據(jù)中心以太網(wǎng)交換機(jī)的容量從0.64Tbps 飆升至25.6Tbps，這得益于 64x 400Gbps或32x 800Gbps可插拔光收發(fā)器模塊的采用。然而，這些高速模塊在目前的外形尺寸內(nèi)帶來(lái)了重大挑戰(zhàn)，問(wèn)題包括所需的電氣和光學(xué)連接器密度，以及不斷上升的功耗。
CPO是異構(gòu)集成領(lǐng)域的一個(gè)重要進(jìn)步，其玻璃封裝載板所用到的核心技術(shù)TGV，將硅光模塊和CMOS芯片異構(gòu)集成到一個(gè)封裝基板上，這些方法充分利用了玻璃基板的獨(dú)特特性，從玻璃基板邊緣進(jìn)行插拔互聯(lián)，可降低功耗和成本，成為共封裝光學(xué)器件 (CPO) 和集成光學(xué)的定制解決方案。
· CPO與CoWoS技術(shù)不同，當(dāng)玻璃基板技術(shù)無(wú)需中介層時(shí)即可直接安裝SoC和HBM晶片，這使得在更低的高度內(nèi)安裝更多晶片成為可能。
· 當(dāng)玻璃通孔TGV技術(shù)作為中介層時(shí)是一種更便宜可靠的2.5D/3D方案。玻璃基板具有卓越的電氣、機(jī)械和可靠性性能優(yōu)于 Si 中介層可以在一個(gè)封裝中連接更多晶體管，從而實(shí)現(xiàn)比目前使用的有機(jī)基板更大的可擴(kuò)展性和開(kāi)發(fā)更大的芯片系統(tǒng)級(jí)封裝。
· CPO能夠集成玻璃波導(dǎo)和玻璃通孔 （TGV），從而實(shí)現(xiàn)更高的互連密度并改進(jìn)功率傳輸和信號(hào)路由。? ?
· 相比之下玻璃基作為芯片封裝載板具備更優(yōu)的散熱性，其在大功率器件封裝和高算力數(shù)據(jù)中心服務(wù)器等領(lǐng)域具有一定的應(yīng)用空間。
CPO共封裝光學(xué)成為一匹黑馬半道殺出，CPO器件中的光纖管理挑戰(zhàn)，推動(dòng)了帶有波導(dǎo)扇出的玻璃基板封裝基板和用于前面板布線的嵌入式 PCB 波導(dǎo)的發(fā)展。在光互連方面，玻璃基板和聚合物波導(dǎo)、擴(kuò)展光束光學(xué)以及先進(jìn)的對(duì)準(zhǔn)和連接技術(shù)等方面的創(chuàng)新正在為高密度、低損耗和高成本效益的解決方案鋪平道路，有利于構(gòu)建下一代人工智能基礎(chǔ)設(shè)施。
2013年，佐治亞理工學(xué)院封裝研究中心實(shí)現(xiàn)了玻璃基板上的光電共封裝。該系統(tǒng)采用150μm厚的玻璃載板，PIC、Driver、TIA元件倒裝在玻璃載板上，光通過(guò)載板上的有機(jī)透鏡射入載板背面的波導(dǎo)，再與光纖連接，通過(guò)在玻璃基板上開(kāi)金屬通孔產(chǎn)生電信號(hào)。
Ayar Labs作為是未來(lái)半導(dǎo)體的領(lǐng)導(dǎo)者之一，專(zhuān)注人工智能速度移動(dòng)數(shù)據(jù)的光互連I/O解決方案。2024年Ayar Labs推出業(yè)界首款符合CW-WDM MSA標(biāo)準(zhǔn)的16波長(zhǎng)光源，可驅(qū)動(dòng)256個(gè)光載波，實(shí)現(xiàn)16 Tbps的雙向帶寬，這是人工智能工作負(fù)載所必需的帶寬水平。
Ayar Labs這種下一代人工智能方案來(lái)自與康寧公司的合作。他們通過(guò)將Ayar Labs的TeraPHY光學(xué)I/O小芯片與康寧的玻璃基波導(dǎo)模塊相結(jié)合?？祵幍腉lass Interposer封裝方案中是玻璃通孔技術(shù)，在玻璃基板上刻蝕出孔洞，?然后填充銅，?用于高速信號(hào)與電源信號(hào)的傳輸。在2024年超算大會(huì)上展示了由SuperNova?光源驅(qū)動(dòng)的4 Tbps光學(xué)I/O解決方案，實(shí)現(xiàn)了極低延遲的超高效數(shù)據(jù)傳輸，且無(wú)需前向糾錯(cuò)。他們聯(lián)合推出基于玻璃基板的光電異質(zhì)集成3D封裝技術(shù)，利用玻璃基板可直接刻蝕光波導(dǎo)的特性，降低芯片出光難度，提高生產(chǎn)效率和良率，有力推進(jìn)了光I/O商業(yè)化進(jìn)程。
另外愛(ài)立信正在與Ayar Labs和康寧合作開(kāi)發(fā)這種人工智能驅(qū)動(dòng)的解決方案，作為他們未來(lái)移動(dòng)系統(tǒng)技術(shù)探索的一部分。與愛(ài)立信共同開(kāi)發(fā)融入Intel光電基板的光學(xué)和電學(xué)實(shí)現(xiàn)技術(shù)路徑的人工智能驅(qū)動(dòng)解決方案，為人工智能基礎(chǔ)設(shè)施等領(lǐng)域提供了更強(qiáng)大的技術(shù)支持。
目前，Ayar Labs已獲得由 Boardman Bay Capital Management 牽頭的 1.3 億美元額外融資，加上Advent Global Opportunities 和 Light Street Capital 領(lǐng)投的 1.55 億美元融資，以推動(dòng)其光學(xué) I/O 解決方案的商業(yè)化。到2024年底，該公司的總?cè)谫Y額達(dá)到 3.7 億美元，并將公司估值提高至 10 億美元以上。參與融資的知名公司就涵括了當(dāng)前最炙手可熱的芯片三大巨頭AMD Ventures、Intel Capital 和 NVIDIA ，其他新戰(zhàn)略和金融投資者包括 3M Ventures 和 Autopilot。
以色列小型初創(chuàng)公司Teramount在硅光子學(xué)模塊光纖耦合展開(kāi)研究。2023年的方案中以晶圓級(jí)倒裝芯片的方式安裝在硅光子芯片上，主要組件是一個(gè)由光學(xué)元件組成的硅芯片，它使用自對(duì)準(zhǔn)光學(xué)元件操縱光束，并通過(guò)玻璃基片將其聚焦到硅光子芯片上。硅光子模具有64個(gè)光子凸塊和450個(gè)電子凸塊。包括扇出玻璃中介層，光子插頭，玻璃插入器和碰撞的SiPh模具。針對(duì) CPO 和可插拔硅光子學(xué)用例量身定制。
2023 年，康寧試驗(yàn)了含有光波導(dǎo)的玻璃基板，以實(shí)現(xiàn)光電共封裝。玻璃基板的核心組件包括玻璃通孔 (TGV) 、SiN 波導(dǎo)、用于將 PIC 耦合到 SiO 2波導(dǎo)的絕熱耦合器和光纖連接器，玻璃基板頂部集成了 RDL 層，以在芯片之間建立高速電通道。TGV 連接器用于電源傳輸和接地。TGV 和 RDL 可在組裝的 IC 和印刷電路板之間實(shí)現(xiàn)電子扇出。在同一基板上對(duì)所有高分辨率線路進(jìn)行薄膜處理，簡(jiǎn)化了制造和組裝，與有機(jī)基板上的 2.5D 硅夾層或嵌入式多?；ミB橋接配置相比，有可能降低總體封裝成本。此外，在玻璃頂面下方集成平面離子交換（IOX）光波導(dǎo)的玻璃基板提供了一個(gè)戰(zhàn)略性定位的光學(xué)接口，允許組裝的 PIC 直接瞬時(shí)耦合以實(shí)現(xiàn)更低的損耗。
全球大部分硅光器件上采納康寧玻璃基板技術(shù)。不僅有支持垂直高密度互聯(lián)的TGV基板，還有支持硅光芯片量產(chǎn)的光學(xué)接口。要是通過(guò)他們獨(dú)有的玻璃技術(shù)，將光互連和電互連集成在玻璃中，通過(guò)離子交換（IOX）波導(dǎo)和薄膜金屬化實(shí)現(xiàn)，支持硅光子倒裝芯片直接組裝到玻璃基板，實(shí)現(xiàn)低成本組裝和低損耗光纖連接，支撐CPO及Chiplet CPO，目標(biāo)直接瞄準(zhǔn)102.4T的交換機(jī)。
在2024年玻璃基板CPO 102.4T 方案中，康寧帶玻璃通孔TGV的玻璃基板熱穩(wěn)定性好，機(jī)械應(yīng)力小，表面平整度高可以加工出精細(xì)的金屬導(dǎo)線RDL和micro bump。目前可以實(shí)現(xiàn)10/10um 的銅線/間距，此時(shí)對(duì)應(yīng)的最大Cavity深度可以到140um，支持多層RDL。假如RDL層數(shù)比較少，Cavity深度不用那么大的話(＜50um)，可以實(shí)現(xiàn)5um的Cu線寬間距。TGV的開(kāi)窗寬度100um，最窄的地方為45um，pitch可以做到150um。
在不久以后，康寧會(huì)將采用玻璃做光電基板，采用玻璃基波導(dǎo)來(lái)代替硅實(shí)現(xiàn)射頻信號(hào)互聯(lián)和垂直TGV通孔以降低光學(xué)互聯(lián)損耗。這不僅寫(xiě)入了康寧的項(xiàng)目報(bào)告，也融入了Intel的光電基板的光學(xué)和電學(xué)的實(shí)現(xiàn)技術(shù)路徑。
Fraunhofer IZM研究組認(rèn)為基于玻璃基板的光子集成系統(tǒng)是解決帶寬增大、通道數(shù)變多的核心技術(shù)。在Fraunhofer IZM的混合光子集成中，以具有電氣饋通的金屬化玻璃中介為基礎(chǔ)3D集成有源電子和光子元件，采用玻璃真空封裝/密封，滿足（硅）光子封裝對(duì)更高數(shù)據(jù)傳輸速率的要求。
為推動(dòng)玻璃芯基板技術(shù)發(fā)展，IZM正在組建玻璃面板技術(shù)小組，會(huì)聯(lián)合眾多合作公司貫穿整個(gè)玻璃芯基板工藝流程鏈，將相關(guān)技術(shù)應(yīng)用到集成面板再分布層（RDL）生產(chǎn)線，可實(shí)現(xiàn)大面板尺寸加工(510×515mm)、進(jìn)行設(shè)計(jì)可靠性分析，并與成員透明合作，成員涵蓋材料、工藝、過(guò)程控制以及客戶(hù)等各方面角色。
三星先進(jìn)封裝團(tuán)隊(duì)預(yù)知HBM 進(jìn)一步發(fā)展可能會(huì)遇到的瓶頸以及解決方案。目前三星表示，采用硅光子技術(shù)實(shí)現(xiàn) HBM 內(nèi)存與邏輯部分的互連，可實(shí)現(xiàn)更快的速率和更好的能效。三星預(yù)設(shè)了兩種互連架構(gòu)，一種類(lèi)似現(xiàn)有結(jié)構(gòu)，但使用光子中介層實(shí)現(xiàn)互連；另一種直接將邏輯部分和 HBM 分離，用硅光子通信連接兩部分。從三星目前積極部署玻璃基板技術(shù)預(yù)測(cè)，以上方案中不排除將TGV作為中介層的戰(zhàn)術(shù)部署。三星計(jì)劃在2027年推出一體化、CPO集成的AI解決方案，旨在為客戶(hù)提供一站式AI解決方案。三星還投資硅光子學(xué)公司 Celestial AI ，目前完成了1.75 億美元 C 輪融資。
大摩預(yù)測(cè)ASIC（定制化AI芯片）將在未來(lái)幾年內(nèi)超過(guò) GPU 的增長(zhǎng)速度，并有可能在四到五年內(nèi)占據(jù)云 AI 半導(dǎo)體市場(chǎng) 30% 的份額。ASIC 專(zhuān)為特定 AI 任務(wù)設(shè)計(jì)，可以針對(duì)特定算法和模型進(jìn)行優(yōu)化，從而獲得比通用 GPU 更高的性能。有機(jī)基板在ASIC封裝中的應(yīng)用面臨諸多挑戰(zhàn)，而玻璃基板的出現(xiàn)給行業(yè)帶來(lái)了新的希望。
麻省理工學(xué)院將光學(xué)引擎與交換機(jī)專(zhuān)用集成電路（ASIC）集成在同一封裝上的CPO器件代表了行業(yè)的重大轉(zhuǎn)變。在其CPO方案中玻璃基板波導(dǎo)為集成光學(xué)器件提供了一種前景廣闊的解決方案，在尺寸穩(wěn)定的基底上實(shí)現(xiàn)低損耗的光學(xué)和電氣互連。玻璃封裝基板上的 PIC 倒裝芯片示例，封裝表面的離子交換玻璃波導(dǎo)與蒸發(fā)光耦合互連，封裝與印刷電路板之間通過(guò)玻璃通孔 （TGV） 電氣互連。
如今，臺(tái)積電已經(jīng)成立玻璃基板技術(shù)團(tuán)隊(duì)，也在積極布局硅光子領(lǐng)域，或?qū)?shí)現(xiàn)硅與光電的跨界整合。面對(duì)傳統(tǒng)電信號(hào)互聯(lián)在干擾、速率、能耗等方面的缺點(diǎn)逐漸顯現(xiàn)，臺(tái)積電表示，其正開(kāi)發(fā)的三維立體光子堆疊技術(shù) COUPE（緊湊型通用光學(xué)引擎），采用了 SoIC-X 芯片堆疊先進(jìn)封裝，將電路控制芯片疊放在硅光子芯片頂部，整合為單芯片光學(xué)引擎。未來(lái)目標(biāo)或可能通過(guò)使用TGV技術(shù)實(shí)現(xiàn)光信號(hào)互聯(lián)，更能滿足 HPC 和 AI 應(yīng)用對(duì)大帶寬無(wú)縫互聯(lián)的需求。臺(tái)積電計(jì)劃在2025 年完成將COUPE 技術(shù)用于小尺寸可插拔設(shè)備的技術(shù)驗(yàn)證，并于2026 年推出基于CoWoS 封裝技術(shù)整合的共封裝光學(xué)（CPO）模塊，玻璃技術(shù)將是他們嘗試的備選方案。
2024年12月臺(tái)積電完成CPO與半導(dǎo)體先進(jìn)封裝技術(shù)整合，其與博通共同開(kāi)發(fā)合作的CPO關(guān)鍵技術(shù)微環(huán)形光調(diào)節(jié)器（MRM）已經(jīng)成功在3nm制程試產(chǎn)，代表后續(xù)CPO將有機(jī)會(huì)與高性能計(jì)算（HPC）或ASIC等AI芯片整合。
業(yè)界分析，臺(tái)積電目前在硅光方面的技術(shù)構(gòu)想主要是將CPO模組與CoWoS或SoIC等先進(jìn)封裝技術(shù)整合，讓傳輸信號(hào)不再受傳統(tǒng)銅線路的速度限制，估臺(tái)積電明年將進(jìn)入送樣程序，1.6T產(chǎn)品最快2025下半年進(jìn)入量產(chǎn)，2026年全面放量出貨。
英特爾已驗(yàn)證通過(guò)玻璃基板設(shè)計(jì)增強(qiáng)光學(xué)傳輸信號(hào)的CPO技術(shù)，提供最高性能和最可靠的光學(xué)連接解決方案。在OFC2024光纖通信大會(huì)上，英特爾的集成光子解決方案部門(mén)展示了業(yè)界最先進(jìn)和首款完全集成的光學(xué)計(jì)算互連(OCI)和玻璃基板的小芯片。OCI小芯片利用了英特爾的硅光子技術(shù)，硅光子集成包括玻璃基板、片上激光器和光放大器以及電子IC。也可以與下一代CPU、GPU、IPUs和其他片上系統(tǒng)(SOC)集成封裝并運(yùn)行實(shí)時(shí)數(shù)據(jù)。數(shù)據(jù)方面，OCI的小芯片旨在支持64個(gè)通道的32G數(shù)據(jù)傳輸，可支持高達(dá)每秒4Tbps的雙向數(shù)據(jù)傳輸，傳輸距離可達(dá)100米，重要的是，該技術(shù)與PCIe5.0兼容。而支持新興800G和1.6T應(yīng)用的下一代200G通道pic正在開(kāi)發(fā)中。
至于如何青睞玻璃基板，英特爾稱(chēng)贊玻璃基板的耐高溫、平整度、機(jī)械穩(wěn)定性以及超高的互聯(lián)密度。同時(shí)，英特爾也在解決玻璃通孔最棘手的問(wèn)題，如其脆弱的熱應(yīng)力表現(xiàn)，玻璃是剛性體，很容易受力產(chǎn)生裂紋。Intel采用新的處理方式，一是增大玻璃的熱膨脹系數(shù)，通過(guò)鹽分摻雜可提高膨脹系數(shù)，二是增加射頻柔性緩沖層，吸收應(yīng)力，再一個(gè)就是取消工型布局，換做I型孔，避免降溫過(guò)程銅的收縮壓力過(guò)大。
Intel除了向世人發(fā)布下一代芯片的封裝基板技術(shù)，將采用玻璃基板提高射頻帶寬外，還公開(kāi)其專(zhuān)利技術(shù)即硅光芯片采用玻璃TGV基板、EMIB技術(shù)、玻璃光接口，實(shí)現(xiàn)玻璃體的光接口、電互聯(lián)和電互聯(lián)的集成作為下一代硅光芯片封裝工藝。除了玻璃基板本身，英特爾引入FoverosDirect混合鍵合，為CPO通過(guò)玻璃基板設(shè)計(jì)利用光學(xué)傳輸?shù)姆绞皆黾有盘?hào)。由于這些設(shè)計(jì)的靈活特性能夠無(wú)縫集成光學(xué)互連，可實(shí)現(xiàn)超大尺寸封裝和小芯片集成，并具有非常高的組裝良率，強(qiáng)大的高容量平臺(tái)出貨量超過(guò)800萬(wàn)張。
2022 年，IBM Research 和 Coherent 聯(lián)手開(kāi)展 MOTION 項(xiàng)目 ，該項(xiàng)目專(zhuān)注于創(chuàng)建在單個(gè)芯片上集成多個(gè)波長(zhǎng)的緊湊型光學(xué)模塊。該模塊采用尺寸為 1.64 mm × 4.64 mm 的芯片。它沒(méi)有在電子芯片內(nèi)集成重定時(shí)功能，因此可以有效地服務(wù)于低延遲應(yīng)用場(chǎng)景。電子芯片、VCSEL 和電力輸送 (PD) 芯片采用倒裝技術(shù)固定在玻璃基板上。。在最大速度下，MOTION 收發(fā)器的功耗為 4 pJ/bit，考慮到兩端的電連接器。這比 800 G OSFP (FR4) 模塊低得多，準(zhǔn)確地說(shuō)是其五倍。使得整個(gè)系統(tǒng)的可靠性提升了1000倍，帶寬達(dá)到800Gbps（16x50Gbps）。IBM的VCSEL CPO各方面的性能優(yōu)于HP、Fujitsu和Furukawa競(jìng)爭(zhēng)對(duì)手。
Ephos 正在全力開(kāi)發(fā)玻璃光子芯片，他們?cè)?月獲得一輪 850 萬(wàn)美元的種子融資。Ephos 正從傳統(tǒng)的硅半導(dǎo)體制造轉(zhuǎn)向玻璃基板來(lái)構(gòu)建光子集成電路，在意大利米蘭啟動(dòng)了一個(gè)大型研究和制造工廠，這是全球首個(gè)玻璃基量子光子芯片設(shè)計(jì)和生產(chǎn)工廠。Ephos 在米蘭新開(kāi)設(shè)的 53,000 平方英尺工廠將作為該公司的中央制造和研發(fā)中心。
2024年4月欣興科技股份有限公司發(fā)明公開(kāi)了一種封裝結(jié)構(gòu)，包括電路板、共封裝光學(xué)元件(CPO)基板、專(zhuān)用集成電路(ASIC)組件、玻璃中介層、電子集成電路(EIC)組件、光子集成電路(PIC)組件和光纖組件。CPO基板配置在電路板上，ASIC組件配置在CPO基板上。玻璃中介層配置在CPO基板上，包括上表面、下表面、腔體和至少一個(gè)玻璃通孔(TGV)。EIC組件配置在玻璃中介層的上表面上，與玻璃中介層電連接。PIC組件配置在玻璃中介層的腔體中，與玻璃中介層電連接。光纖組件配置在玻璃中介層的下表面上，與PIC組件光連接。
2024年11月，深圳大學(xué)發(fā)表了用于 2.5DCpo 的高速晶圓級(jí) Tgv 中介層。8英寸晶圓級(jí) TGV 中介層的開(kāi)發(fā)，重點(diǎn)介紹了其在 CPO 應(yīng)用中的潛力。TGV 中介層采用激光誘導(dǎo)深蝕刻 (LIDE) 和金屬化工藝制造，帶寬為 110 GHz，支持 128 Gbaud 開(kāi)關(guān)鍵控 (OOK) 信號(hào)互連，并通過(guò)模擬和實(shí)驗(yàn)方法進(jìn)行了驗(yàn)證。該研究強(qiáng)調(diào)了 2.5D 封裝的可行性，即利用倒裝芯片技術(shù)將驅(qū)動(dòng)器和電吸收調(diào)制激光器 (EML) 芯片集成到 TGV 中介層上。光電聯(lián)合測(cè)試證實(shí)了 EML 的運(yùn)行可行性，實(shí)現(xiàn)了 -0.07 dBm 的光輸出功率。這項(xiàng)研究展示了高性能光通信系統(tǒng) TGV 中介層技術(shù)的進(jìn)步。
2024年11月，云天半導(dǎo)體多年來(lái)深耕玻璃基封裝技術(shù)的工藝研發(fā)，在24年H1季度，云天的光電共封裝已實(shí)現(xiàn)研發(fā)技術(shù)上的突破。該項(xiàng)目與上海交通大學(xué)、深圳大學(xué)等機(jī)構(gòu)通力合作，成功將玻璃晶圓級(jí)光電轉(zhuǎn)接板和光電器件進(jìn)行集成。此款先進(jìn)的TGV轉(zhuǎn)接板采用EIC/PIC 2.5D CPO技術(shù)封裝方案厚度為230微米，表面平整度小于1.2微米，深寬比為4:1，支持5層RDL結(jié)構(gòu)。該結(jié)構(gòu)還采用60微米深的挖槽設(shè)計(jì)，能夠精確對(duì)準(zhǔn)光纖陣列，并支持電芯片的倒裝焊封裝以及EML、SOA、硅光和鈮酸鋰等光芯片的植球封裝，實(shí)驗(yàn)證明，通孔和RDL布線的帶寬均超過(guò)110 GHz，以此為基礎(chǔ)，云天同步進(jìn)行設(shè)計(jì)及開(kāi)發(fā)關(guān)于CPO的另外一種封裝方案，以EIC+PIC堆疊與玻璃轉(zhuǎn)接板的上下面的形式，進(jìn)一步達(dá)成小型化，高集成度的三維集成方案， 為未來(lái)的高速光電器件封裝提供更加豐富可靠的解決方案。
