PCIE

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它原來(lái)的名稱為“3GIO”，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP總線標(biāo)準(zhǔn)。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量(QOS)等功能。PCIe交由PCI-SIG（PCI特殊興趣組織）認(rèn)證發(fā)布后才改名為“PCI-Express”，簡(jiǎn)稱“PCI-e”。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，而且還有相當(dāng)大的發(fā)展?jié)摿?。PCI Express也有多種規(guī)格，從PCI Express x1到PCI Express x32，能滿足將來(lái)一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。PCI-Express的接口是PCIe 3.0接口

PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它原來(lái)的名稱為“3GIO”，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP總線標(biāo)準(zhǔn)。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量(QOS)等功能。PCIe交由PCI-SIG（PCI特殊興趣組織）認(rèn)證發(fā)布后才改名為“PCI-Express”，簡(jiǎn)稱“PCI-e”。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，而且還有相當(dāng)大的發(fā)展?jié)摿?。PCI Express也有多種規(guī)格，從PCI Express x1到PCI Express x32，能滿足將來(lái)一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。PCI-Express的接口是PCIe 3.0接口收起

查看更多
  • YXC低抖動(dòng)HCSL差分晶振助力PCIE 5.0
    PCIE協(xié)議下的參考時(shí)鐘基本為100MHz HCSL輸出，要求確保數(shù)據(jù)傳輸?shù)恼_性和穩(wěn)定性，解決時(shí)鐘抖動(dòng)、偏移和噪聲問(wèn)題。
    YXC低抖動(dòng)HCSL差分晶振助力PCIE 5.0
  • 知名上市公司-PCIe架構(gòu)
    前PCIe時(shí)代：PCI（1992）采用32位并行總線，133MB/s帶寬很快被3D圖形和千兆網(wǎng)絡(luò)卡擊穿瓶頸；革命性轉(zhuǎn)折（2003）：PCIe 1.0采用差分串行架構(gòu)，2.5GT/s速率實(shí)現(xiàn)雙500MB/s帶寬
    553
    03/19 08:31
  • 泰克自動(dòng)化接收器測(cè)試方案，提升PCIe測(cè)試驗(yàn)證精度與效率
    近二十年來(lái)，PCI Express技術(shù)已成為廣泛采用的高速串行接口連接標(biāo)準(zhǔn)。最新的 PCIe規(guī)范滿足了數(shù)據(jù)密集型市場(chǎng)的需求，例如人工智能/機(jī)器學(xué)習(xí)和高性能計(jì)算。泰克PCIe 自動(dòng)化測(cè)試解決方案能夠處理設(shè)置和校準(zhǔn)，顯著降低了測(cè)試復(fù)雜性。與低噪音測(cè)量硬件相結(jié)合，可實(shí)現(xiàn)快速、準(zhǔn)確且可重復(fù)的信號(hào)完整性測(cè)量。作為 PCI-SIG工作組的活躍投票成員，泰克擁有發(fā)射機(jī)、接收機(jī)、參考時(shí)鐘和鎖相環(huán) (PLL) 驗(yàn)證
    泰克自動(dòng)化接收器測(cè)試方案，提升PCIe測(cè)試驗(yàn)證精度與效率
  • PCIe 6.0借AI開(kāi)啟商用，7.0即將登場(chǎng)
    大部分人連 PCIe 4.0 都未普及，即使是 PCIe 5.0的產(chǎn)品也只是少量推出，不過(guò)廠商們才不管這些，甚至開(kāi)始推出PCIe 6.0的產(chǎn)品了。例如著名的主控廠商慧榮就已經(jīng)開(kāi)始為 PCIe 6.0 準(zhǔn)備新的主控芯片，最高速度或許可以突破 30GB/s。PCIe 6.0的標(biāo)準(zhǔn)已經(jīng)推出三年，如今商業(yè)化落地的曙光已現(xiàn)。
    PCIe 6.0借AI開(kāi)啟商用，7.0即將登場(chǎng)
  • 強(qiáng)烈推薦一款查看Windows下設(shè)備信息的軟件！USB/PCIE一覽無(wú)余！
    在linux系統(tǒng)中，我們要查看硬件信息，通常通過(guò)lspci、lsusb、top、vmstat、free、iostat 等命令，或者/proc/cpuinfo、/proc/net/dev等文件節(jié)點(diǎn)。
    534
    02/15 15:16
  • Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（四）
    本文介紹PCIe IP核時(shí)鐘結(jié)構(gòu)、PCIe板卡時(shí)鐘方案及復(fù)位設(shè)計(jì)相關(guān)內(nèi)容。集成塊輸入系統(tǒng)時(shí)鐘信號(hào)稱為sys_clk，該時(shí)鐘頻率必須為100MHz、125MHz或250MHz。使用的時(shí)鐘頻率必須與Vivado IDE中的時(shí)鐘頻率選擇相匹配。
    Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（四）
  • Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（三）
    為保證FPGA設(shè)備可以連接并被系統(tǒng)識(shí)別，本節(jié)討論了PCIe基礎(chǔ)規(guī)范和PCIe板卡電氣規(guī)范的對(duì)FPGA配置時(shí)間具體要求。在PCIe的標(biāo)準(zhǔn)系統(tǒng)中，當(dāng)系統(tǒng)通電時(shí)，處理器上運(yùn)行的配置軟件開(kāi)始掃描PCIe總線以發(fā)現(xiàn)機(jī)器拓?fù)洹呙鑀CIe層次結(jié)構(gòu)以確定其拓?fù)浣Y(jié)構(gòu)的過(guò)程稱為枚舉過(guò)程，根復(fù)合體（RC）通過(guò)向設(shè)備發(fā)起配置事務(wù)來(lái)實(shí)現(xiàn)枚舉過(guò)程。?
    Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（三）
  • PCIe over Optics：引領(lǐng)AI互聯(lián)與傳輸?shù)男聲r(shí)代
    隨著生成式AI技術(shù)的蓬勃發(fā)展，我們正步入一個(gè)萬(wàn)物存儲(chǔ)、萬(wàn)物智能、萬(wàn)物互聯(lián)的全新時(shí)代。在這個(gè)時(shí)代里，數(shù)據(jù)的洪流如潮水般涌來(lái)，對(duì)數(shù)據(jù)中心的基礎(chǔ)設(shè)施提出了前所未有的挑戰(zhàn)。為了滿足AI模型日益增長(zhǎng)的計(jì)算需求，大型語(yǔ)言模型（LLM）需要同時(shí)處理海量的多模態(tài)數(shù)據(jù)集，包括文本、圖像、音頻和視頻等，這促使AI處理資源的需求急劇上升，并需要在整個(gè)數(shù)據(jù)中心內(nèi)實(shí)現(xiàn)高效互連。
    815
    2024/12/13
    PCIe over Optics：引領(lǐng)AI互聯(lián)與傳輸?shù)男聲r(shí)代
  • Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（二）
    本文詳細(xì)介紹7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空間相關(guān)內(nèi)容。
    Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（二）
  • Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（一）
    本文對(duì)Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP進(jìn)行簡(jiǎn)要介紹，主要包括7系列FPGA PCIe硬核資源支持、三IP硬核差異、PCIe硬核資源利用等相關(guān)內(nèi)容。
    Xilinx PCIe高速接口入門(mén)實(shí)戰(zhàn)（一）
  • 為什么大廠不愿意使用英偉達(dá)的NVLink？
    在當(dāng)前的GPU和加速計(jì)算領(lǐng)域，英偉達(dá)（NVIDIA）無(wú)疑是領(lǐng)先的技術(shù)提供者，其開(kāi)發(fā)的NVLink技術(shù)是一項(xiàng)革命性的高速互連技術(shù)，旨在加速GPU之間以及GPU與主機(jī)CPU之間的通信。然而，盡管NVLink技術(shù)具有顯著的優(yōu)勢(shì)，許多大廠仍然選擇不采用這一技術(shù)，而是使用其他技術(shù)或開(kāi)發(fā)自己的互連方案。那么，是什么原因使得這些廠商在選擇互連技術(shù)時(shí)對(duì)NVLink保持謹(jǐn)慎？我們將從多個(gè)角度進(jìn)行詳細(xì)分析。
    為什么大廠不愿意使用英偉達(dá)的NVLink？
  • PCIe 7.0 互連— PCIe的盡頭會(huì)是光嗎？
    伴隨大語(yǔ)言模型和相關(guān)訓(xùn)練系統(tǒng)迅猛增長(zhǎng)、對(duì)非結(jié)構(gòu)化數(shù)據(jù)處理的需求急劇上升，市場(chǎng)對(duì)算力的需求也是呈指數(shù)級(jí)增加。PCIe作為計(jì)算機(jī)和服務(wù)器中使用廣泛的高速數(shù)據(jù)傳輸技術(shù)發(fā)展迅猛，今年4月份PCI-SIG已經(jīng)批準(zhǔn) Draft 0.5版基礎(chǔ)規(guī)范，目前0.7版本基礎(chǔ)規(guī)范正在審核中，預(yù)計(jì)2025年敲定最終發(fā)行版本。
    PCIe 7.0 互連— PCIe的盡頭會(huì)是光嗎？
  • PCIE工程bd上ddr3和xdma ip核通過(guò)axi connect.互聯(lián)，數(shù)據(jù)怎么交互？
    今天給大俠帶來(lái)在FPAG技術(shù)交流群里平時(shí)討論的問(wèn)題答疑合集（二十八），以后還會(huì)多推出本系列，話不多說(shuō)，上貨。Q：有個(gè)pcie工程，bd上有ddr3和xdma ip核。通過(guò)axi connect.互聯(lián)。數(shù)據(jù)怎么交互？
    PCIE工程bd上ddr3和xdma ip核通過(guò)axi connect.互聯(lián)，數(shù)據(jù)怎么交互？
  • Xilinx 7系列FPGA PCI Express IP核簡(jiǎn)介
    Xilinx?7系列FPGA集成了新一代PCI Express集成塊，支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
    Xilinx 7系列FPGA PCI Express IP核簡(jiǎn)介
  • 萬(wàn)億參數(shù)模型的數(shù)據(jù)遷移挑戰(zhàn)巨大，PCIe7.0如何提升AI芯片帶寬？
    有關(guān)人工智能（AI）快速發(fā)展的新聞報(bào)道層出不窮，與此同時(shí)，對(duì)先進(jìn)、高效的硬件基礎(chǔ)結(jié)構(gòu)的需求也變得愈加迫切。大語(yǔ)言模型（LLM）越來(lái)越復(fù)雜，所需參數(shù)量每四到六個(gè)月就會(huì)翻一番。事實(shí)上，GPT-4的參數(shù)量超過(guò)一萬(wàn)億！這個(gè)數(shù)字看似很直白，但其所對(duì)應(yīng)的數(shù)據(jù)量龐大到令人咋舌──2萬(wàn)億字節(jié)就相當(dāng)于200,000張高分辨率照片或500,000個(gè)文檔。要想高效且穩(wěn)定地遷移如此龐大的數(shù)據(jù)集，就必須依賴于高可靠性、高帶寬的互連技術(shù)。
    1898
    2024/10/18
    萬(wàn)億參數(shù)模型的數(shù)據(jù)遷移挑戰(zhàn)巨大，PCIe7.0如何提升AI芯片帶寬？
  • PCI Express發(fā)射器一致性/調(diào)試解決方案
    PCI-SIG 6.0規(guī)范引入了PAM4信號(hào)，旨在在保持NRZ信號(hào)向后兼容的同時(shí)實(shí)現(xiàn)64GT/s。多級(jí)（PAM4）方法為采用者和驗(yàn)證團(tuán)隊(duì)帶來(lái)了新的信號(hào)完整性挑戰(zhàn)。Tektronix的PCI Express 6.0軟件通過(guò)自動(dòng)化測(cè)試來(lái)減少這種新復(fù)雜性，確保測(cè)量的準(zhǔn)確性和可重復(fù)性。 Tektronix的PCE6 (Gen6)選項(xiàng)、PCE5 (Gen5)選項(xiàng)、PCE4 (Gen4)選項(xiàng)和PCE3 (Ge
    PCI Express發(fā)射器一致性/調(diào)試解決方案
  • 用于大型國(guó)際項(xiàng)目中微子識(shí)別的Spectrum高速數(shù)字化儀
    此前人們認(rèn)為中微子粒子是沒(méi)有質(zhì)量的。直到近些年，人們才意識(shí)到中微子粒子質(zhì)量很小，并能在三種不同“味道”之間相互切換。這些被稱為“幽靈粒子”的中微子粒子通常能夠穿過(guò)大多數(shù)普通物質(zhì)而不被檢測(cè)到，因此人們常常需要借助專業(yè)的探測(cè)器對(duì)其進(jìn)行研究。最新的中微子實(shí)驗(yàn)裝置JUNO位于中國(guó)江門(mén)地下750米處，是由來(lái)自全球17個(gè)國(guó)家74所大學(xué)和國(guó)家實(shí)驗(yàn)室的730名科學(xué)家合作完成，耗資4億歐元。Spectrum儀器的高
    用于大型國(guó)際項(xiàng)目中微子識(shí)別的Spectrum高速數(shù)字化儀
  • Microchip推出高性能第五代PCIe?固態(tài)硬盤(pán)控制器系列
    Flashtec? NVMe? 5016 控制器經(jīng)過(guò)優(yōu)化，可管理不斷增長(zhǎng)的企業(yè)和數(shù)據(jù)中心工作負(fù)載 人工智能（AI）的蓬勃發(fā)展和云服務(wù)的快速普及正推動(dòng)對(duì)更強(qiáng)大、更高效和更高可靠性的數(shù)據(jù)中心的需求。為滿足日益增長(zhǎng)的市場(chǎng)需求，Microchip Technology（微芯科技公司）推出Flashtec? NVMe? 5016固態(tài)硬盤(pán) （SSD） 控制器。這款16通道第五代PCIe? NVM Expres
    Microchip推出高性能第五代PCIe?固態(tài)硬盤(pán)控制器系列
  • 是德科技推出 System Designer 和 Chiplet PHY Designer
    是德科技（Keysight Technologies, Inc.）宣布推出 System Designer for PCIe?，這是其先進(jìn)設(shè)計(jì)系統(tǒng) （ADS）軟件套件中的一款新產(chǎn)品，支持基于行業(yè)標(biāo)準(zhǔn)的仿真工作流程，可用于仿真高速、高頻的數(shù)字設(shè)計(jì)。System Designer for PCIe 是一種智能的設(shè)計(jì)環(huán)境，用于對(duì)最新的 PCIe Gen5 和 Gen6 系統(tǒng)進(jìn)行建模和仿真。是德科技還在改
    是德科技推出 System Designer 和 Chiplet PHY Designer
  • 東芝推出支持PCIe?5.0和USB4?等高速差分信號(hào)的2:1多路復(fù)用器／1:2解復(fù)用器開(kāi)關(guān)
    東芝電子元件及存儲(chǔ)裝置株式會(huì)社（“東芝”）宣布，推出最新多路復(fù)用器／解復(fù)用器（Mux/De-Mux）開(kāi)關(guān)“TDS4A212MX”和“TDS4B212MX”多路復(fù)用器／解復(fù)用器（Mux/De-Mux）開(kāi)關(guān)。該新產(chǎn)品可用作2輸入1輸出Mux開(kāi)關(guān)和1輸入2輸出De-Mux開(kāi)關(guān)，適用于PC、服務(wù)器設(shè)備、移動(dòng)設(shè)備等的PCIe?5.0、USB4?和USB4?Ver.2等高速差分信號(hào)應(yīng)用。 新產(chǎn)品采用東芝專有的
    東芝推出支持PCIe?5.0和USB4?等高速差分信號(hào)的2:1多路復(fù)用器／1:2解復(fù)用器開(kāi)關(guān)

正在努力加載...