535
前PCIe時代：PCI（1992）采用32位并行總線，133MB/s帶寬很快被3D圖形和千兆網(wǎng)絡(luò)卡擊穿瓶頸
革命性轉(zhuǎn)折（2003）：PCIe 1.0采用差分串行架構(gòu)，2.5GT/s速率實現(xiàn)雙500MB/s帶寬
目前PCIE技術(shù)動態(tài)
1. PCIe 6.0三大革新
2. 光電共封裝演進
112G SerDes設(shè)計挑戰(zhàn)：硅光集成突破通道損耗
銅纜極限突破：MCIO（Mini Cooled IO）連接器支持PCIe 5.0以上長距傳輸
PAM4調(diào)制：單位周期傳輸2bit，頻譜效率翻倍
FLIT（Flow Control Unit）：固定長度包結(jié)構(gòu)，降低傳輸開銷
L0p低功耗狀態(tài)：動態(tài)關(guān)閉空閑Lane節(jié)能40%
對PCIE感興趣的朋友，知名上市公司PCIE架構(gòu)崗位可以看看
崗位職責
1. 新一代PCIe架構(gòu)預(yù)研，和架構(gòu)微架構(gòu)方案落地。
2. PCIe系統(tǒng)建模和基于模型的架構(gòu)/微架構(gòu)制定。
3. PCIe系統(tǒng)性能驗證和模型校準。
4. 基于PCIe Device的實際應(yīng)用性能分析和建模。
任職資格
1. 計算機科學、計算機工程或電子工程等相關(guān)專業(yè)學位；
2. 精通PCIe相關(guān)專業(yè)知識和設(shè)計實現(xiàn)。
3. 具備C/C++語言開發(fā)經(jīng)驗，熟悉Linux開發(fā)環(huán)境，熟悉Python/Shell等腳本語言，具備較強的數(shù)據(jù)結(jié)構(gòu)和算法能力。
4. 有芯片性能仿真建模經(jīng)驗，熟悉gem5/Qemu/SystemC等
5. 具備常見CPU PCIe設(shè)備特征分析和性能瓶頸分析的能力，有性能分析和優(yōu)化的經(jīng)驗。地點：上海,北京,蘇州,天津,成都
