PCIE

• YXC低抖動HCSL差分晶振助力PCIE 5.0

  PCIE協(xié)議下的參考時鐘基本為100MHz HCSL輸出，要求確保數(shù)據(jù)傳輸?shù)恼_性和穩(wěn)定性，解決時鐘抖動、偏移和噪聲問題。

  深圳揚(yáng)興科技有限公司

  238

  03/26 08:55

  PCIE 晶體振蕩器

  
• 知名上市公司-PCIe架構(gòu)

  前PCIe時代：PCI（1992）采用32位并行總線，133MB/s帶寬很快被3D圖形和千兆網(wǎng)絡(luò)卡擊穿瓶頸；革命性轉(zhuǎn)折（2003）：PCIe 1.0采用差分串行架構(gòu)，2.5GT/s速率實現(xiàn)雙500MB/s帶寬

  芯之路

  553

  03/19 08:31

  PCIE
• 泰克自動化接收器測試方案，提升PCIe測試驗證精度與效率

  近二十年來，PCI Express技術(shù)已成為廣泛采用的高速串行接口連接標(biāo)準(zhǔn)。最新的 PCIe規(guī)范滿足了數(shù)據(jù)密集型市場的需求，例如人工智能/機(jī)器學(xué)習(xí)和高性能計算。泰克PCIe 自動化測試解決方案能夠處理設(shè)置和校準(zhǔn)，顯著降低了測試復(fù)雜性。與低噪音測量硬件相結(jié)合，可實現(xiàn)快速、準(zhǔn)確且可重復(fù)的信號完整性測量。作為 PCI-SIG工作組的活躍投票成員，泰克擁有發(fā)射機(jī)、接收機(jī)、參考時鐘和鎖相環(huán) (PLL) 驗證

  與非網(wǎng)編輯

  656

  02/20 10:33

  泰克 測試測量儀器

  
• PCIe 6.0借AI開啟商用，7.0即將登場

  大部分人連 PCIe 4.0 都未普及，即使是 PCIe 5.0的產(chǎn)品也只是少量推出，不過廠商們才不管這些，甚至開始推出PCIe 6.0的產(chǎn)品了。例如著名的主控廠商慧榮就已經(jīng)開始為 PCIe 6.0 準(zhǔn)備新的主控芯片，最高速度或許可以突破 30GB/s。PCIe 6.0的標(biāo)準(zhǔn)已經(jīng)推出三年，如今商業(yè)化落地的曙光已現(xiàn)。

  半導(dǎo)體產(chǎn)業(yè)縱橫

  1259

  02/19 09:45

  AI PCIE

  
• 強(qiáng)烈推薦一款查看Windows下設(shè)備信息的軟件！USB/PCIE一覽無余！

  在linux系統(tǒng)中，我們要查看硬件信息，通常通過lspci、lsusb、top、vmstat、free、iostat 等命令，或者/proc/cpuinfo、/proc/net/dev等文件節(jié)點(diǎn)。

  一口Linux

  534

  02/15 15:16

  usb PCIE
• Xilinx PCIe高速接口入門實戰(zhàn)（四）

  本文介紹PCIe IP核時鐘結(jié)構(gòu)、PCIe板卡時鐘方案及復(fù)位設(shè)計相關(guān)內(nèi)容。集成塊輸入系統(tǒng)時鐘信號稱為sys_clk，該時鐘頻率必須為100MHz、125MHz或250MHz。使用的時鐘頻率必須與Vivado IDE中的時鐘頻率選擇相匹配。

  FPGA技術(shù)實戰(zhàn)

  4078

  01/02 12:50

  PCIE xilinx

  
• Xilinx PCIe高速接口入門實戰(zhàn)（三）

  為保證FPGA設(shè)備可以連接并被系統(tǒng)識別，本節(jié)討論了PCIe基礎(chǔ)規(guī)范和PCIe板卡電氣規(guī)范的對FPGA配置時間具體要求。在PCIe的標(biāo)準(zhǔn)系統(tǒng)中，當(dāng)系統(tǒng)通電時，處理器上運(yùn)行的配置軟件開始掃描PCIe總線以發(fā)現(xiàn)機(jī)器拓?fù)?。掃描PCIe層次結(jié)構(gòu)以確定其拓?fù)浣Y(jié)構(gòu)的過程稱為枚舉過程，根復(fù)合體（RC）通過向設(shè)備發(fā)起配置事務(wù)來實現(xiàn)枚舉過程。?

  FPGA技術(shù)實戰(zhàn)

  3848

  2024/12/31

  PCIE xilinx

  
• PCIe over Optics：引領(lǐng)AI互聯(lián)與傳輸?shù)男聲r代

  隨著生成式AI技術(shù)的蓬勃發(fā)展，我們正步入一個萬物存儲、萬物智能、萬物互聯(lián)的全新時代。在這個時代里，數(shù)據(jù)的洪流如潮水般涌來，對數(shù)據(jù)中心的基礎(chǔ)設(shè)施提出了前所未有的挑戰(zhàn)。為了滿足AI模型日益增長的計算需求，大型語言模型（LLM）需要同時處理海量的多模態(tài)數(shù)據(jù)集，包括文本、圖像、音頻和視頻等，這促使AI處理資源的需求急劇上升，并需要在整個數(shù)據(jù)中心內(nèi)實現(xiàn)高效互連。

  鄧德尚

  816

  2024/12/13

  AI PCIE

  
• Xilinx PCIe高速接口入門實戰(zhàn)（二）

  本文詳細(xì)介紹7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空間相關(guān)內(nèi)容。

  FPGA技術(shù)實戰(zhàn)

  1967

  2024/12/06

  PCIE xilinx

  
• Xilinx PCIe高速接口入門實戰(zhàn)（一）

  本文對Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP進(jìn)行簡要介紹，主要包括7系列FPGA PCIe硬核資源支持、三IP硬核差異、PCIe硬核資源利用等相關(guān)內(nèi)容。

  FPGA技術(shù)實戰(zhàn)

  7852

  2024/11/29

  PCIE xilinx

  
• 為什么大廠不愿意使用英偉達(dá)的NVLink？

  在當(dāng)前的GPU和加速計算領(lǐng)域，英偉達(dá)（NVIDIA）無疑是領(lǐng)先的技術(shù)提供者，其開發(fā)的NVLink技術(shù)是一項革命性的高速互連技術(shù)，旨在加速GPU之間以及GPU與主機(jī)CPU之間的通信。然而，盡管NVLink技術(shù)具有顯著的優(yōu)勢，許多大廠仍然選擇不采用這一技術(shù)，而是使用其他技術(shù)或開發(fā)自己的互連方案。那么，是什么原因使得這些廠商在選擇互連技術(shù)時對NVLink保持謹(jǐn)慎？我們將從多個角度進(jìn)行詳細(xì)分析。

  老虎說芯

  3848

  2024/11/18

  GPU 英偉達(dá)

  
• PCIe 7.0 互連— PCIe的盡頭會是光嗎？

  伴隨大語言模型和相關(guān)訓(xùn)練系統(tǒng)迅猛增長、對非結(jié)構(gòu)化數(shù)據(jù)處理的需求急劇上升，市場對算力的需求也是呈指數(shù)級增加。PCIe作為計算機(jī)和服務(wù)器中使用廣泛的高速數(shù)據(jù)傳輸技術(shù)發(fā)展迅猛，今年4月份PCI-SIG已經(jīng)批準(zhǔn) Draft 0.5版基礎(chǔ)規(guī)范，目前0.7版本基礎(chǔ)規(guī)范正在審核中，預(yù)計2025年敲定最終發(fā)行版本。

  是德科技KEYSIGHT

  2818

  2024/11/10

  PCIE 光傳輸

  
• PCIE工程bd上ddr3和xdma ip核通過axi connect.互聯(lián)，數(shù)據(jù)怎么交互？

  今天給大俠帶來在FPAG技術(shù)交流群里平時討論的問題答疑合集（二十八），以后還會多推出本系列，話不多說，上貨。Q：有個pcie工程，bd上有ddr3和xdma ip核。通過axi connect.互聯(lián)。數(shù)據(jù)怎么交互？

  FPGA技術(shù)江湖

  3783

  2024/10/26

  PCIE 數(shù)字信號

  
• Xilinx 7系列FPGA PCI Express IP核簡介

  Xilinx?7系列FPGA集成了新一代PCI Express集成塊，支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。

  FPGA技術(shù)實戰(zhàn)

  4038

  2024/10/24

  PCIE Xilinx 7

  
• 萬億參數(shù)模型的數(shù)據(jù)遷移挑戰(zhàn)巨大，PCIe7.0如何提升AI芯片帶寬？

  有關(guān)人工智能（AI）快速發(fā)展的新聞報道層出不窮，與此同時，對先進(jìn)、高效的硬件基礎(chǔ)結(jié)構(gòu)的需求也變得愈加迫切。大語言模型（LLM）越來越復(fù)雜，所需參數(shù)量每四到六個月就會翻一番。事實上，GPT-4的參數(shù)量超過一萬億！這個數(shù)字看似很直白，但其所對應(yīng)的數(shù)據(jù)量龐大到令人咋舌──2萬億字節(jié)就相當(dāng)于200,000張高分辨率照片或500,000個文檔。要想高效且穩(wěn)定地遷移如此龐大的數(shù)據(jù)集，就必須依賴于高可靠性、高帶寬的互連技術(shù)。

  新思科技

  1899

  2024/10/18

  AI芯片 PCIE

  
• PCI Express發(fā)射器一致性/調(diào)試解決方案

  PCI-SIG 6.0規(guī)范引入了PAM4信號，旨在在保持NRZ信號向后兼容的同時實現(xiàn)64GT/s。多級（PAM4）方法為采用者和驗證團(tuán)隊帶來了新的信號完整性挑戰(zhàn)。Tektronix的PCI Express 6.0軟件通過自動化測試來減少這種新復(fù)雜性，確保測量的準(zhǔn)確性和可重復(fù)性。 Tektronix的PCE6 (Gen6)選項、PCE5 (Gen5)選項、PCE4 (Gen4)選項和PCE3 (Ge

  與非網(wǎng)編輯

  1244

  2024/09/05

  示波器 應(yīng)用程序

  
• 用于大型國際項目中微子識別的Spectrum高速數(shù)字化儀

  此前人們認(rèn)為中微子粒子是沒有質(zhì)量的。直到近些年，人們才意識到中微子粒子質(zhì)量很小，并能在三種不同“味道”之間相互切換。這些被稱為“幽靈粒子”的中微子粒子通常能夠穿過大多數(shù)普通物質(zhì)而不被檢測到，因此人們常常需要借助專業(yè)的探測器對其進(jìn)行研究。最新的中微子實驗裝置JUNO位于中國江門地下750米處，是由來自全球17個國家74所大學(xué)和國家實驗室的730名科學(xué)家合作完成，耗資4億歐元。Spectrum儀器的高

  與非網(wǎng)編輯

  1094

  2024/09/04

  探測器 PCIE

  
• Microchip推出高性能第五代PCIe?固態(tài)硬盤控制器系列

  Flashtec? NVMe? 5016 控制器經(jīng)過優(yōu)化，可管理不斷增長的企業(yè)和數(shù)據(jù)中心工作負(fù)載 人工智能（AI）的蓬勃發(fā)展和云服務(wù)的快速普及正推動對更強(qiáng)大、更高效和更高可靠性的數(shù)據(jù)中心的需求。為滿足日益增長的市場需求，Microchip Technology（微芯科技公司）推出Flashtec? NVMe? 5016固態(tài)硬盤 （SSD） 控制器。這款16通道第五代PCIe? NVM Expres

  與非網(wǎng)編輯

  1644

  2024/08/06

  Microchip PCIE

  
• 是德科技推出 System Designer 和 Chiplet PHY Designer

  是德科技（Keysight Technologies, Inc.）宣布推出 System Designer for PCIe?，這是其先進(jìn)設(shè)計系統(tǒng) （ADS）軟件套件中的一款新產(chǎn)品，支持基于行業(yè)標(biāo)準(zhǔn)的仿真工作流程，可用于仿真高速、高頻的數(shù)字設(shè)計。System Designer for PCIe 是一種智能的設(shè)計環(huán)境，用于對最新的 PCIe Gen5 和 Gen6 系統(tǒng)進(jìn)行建模和仿真。是德科技還在改

  與非網(wǎng)編輯

  1512

  2024/08/01

  eda 是德科技

  
• 東芝推出支持PCIe?5.0和USB4?等高速差分信號的2:1多路復(fù)用器／1:2解復(fù)用器開關(guān)

  東芝電子元件及存儲裝置株式會社（“東芝”）宣布，推出最新多路復(fù)用器／解復(fù)用器（Mux/De-Mux）開關(guān)“TDS4A212MX”和“TDS4B212MX”多路復(fù)用器／解復(fù)用器（Mux/De-Mux）開關(guān)。該新產(chǎn)品可用作2輸入1輸出Mux開關(guān)和1輸入2輸出De-Mux開關(guān)，適用于PC、服務(wù)器設(shè)備、移動設(shè)備等的PCIe?5.0、USB4?和USB4?Ver.2等高速差分信號應(yīng)用。 新產(chǎn)品采用東芝專有的

  與非網(wǎng)編輯

  1333

  2024/07/11

  服務(wù)器 東芝

  

正在努力加載...