FPGA

• 

  FPGA 控制器

  洗衣機(jī)控制器VHDL代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  13分鐘前
  34
• 

  FPGA verilog

  UART通訊模塊設(shè)計(jì)Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  27分鐘前
  113
• 

  FPGA verilog

  序列檢測(cè)器Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  17小時(shí)前
  387
• 

  FPGA 處理器

  處理器的存儲(chǔ)器設(shè)計(jì)Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  17小時(shí)前
  179
• 

  FPGA verilog

  LFSR偽隨機(jī)序列發(fā)生器Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  21小時(shí)前
  215
• 

  FPGA verilog

  時(shí)分?jǐn)?shù)據(jù)交換系統(tǒng)Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  21小時(shí)前
  230
• 

  FPGA verilog

  DDS波形發(fā)生器Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/19 08:21
  113
• 

  FPGA vivado

  超市自動(dòng)售貨機(jī)VHDL代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/19 08:09
  163
• 

  FPGA verilog

  誤碼率測(cè)試儀Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 15:31
  261
• 

  FPGA verilog

  調(diào)用DDS IP核輸出正弦波Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 14:15
  204
• 

  FPGA CPU

  處理器CPU設(shè)計(jì)Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 13:33
  318
• 

  FPGA verilog

  BCD碼計(jì)數(shù)器Verilog代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 11:05
  295
• 

  FPGA 數(shù)碼管

  自動(dòng)售貨機(jī)Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 10:42
  183
• 

  FPGA verilog

  序列發(fā)生器Verilog代碼vivado ARTIX-7開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 08:25
  196
• 

  FPGA 數(shù)碼管

  洗衣機(jī)控制器設(shè)計(jì)Verilog代碼vivado Nexys4開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/18 08:09
  147
• 

  FPGA 數(shù)碼管

  出租車(chē)自動(dòng)計(jì)費(fèi)器設(shè)計(jì)Verilog代碼vivado Nexys4開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 15:28
  358
• 

  FPGA 數(shù)碼管

  60進(jìn)制遞減計(jì)數(shù)器Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 13:59
  279
• 

  FPGA 數(shù)碼管

  60秒倒計(jì)時(shí)器Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 13:28
  252
• 

  FPGA verilog

  任意整數(shù)分頻器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 10:56
  189
• 

  FPGA 數(shù)碼管

  數(shù)字電子鐘Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 10:42
  316
• 

  FPGA verilog

  3-8譯碼器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 08:18
  156
• 

  FPGA verilog

  三人表決器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/17 08:06
  236
• 

  FPGA 數(shù)碼管

  兩個(gè)4位BCD數(shù)字求和Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 14:24
  456
• 

  FPGA verilog

  電子拔河比賽游戲機(jī)的設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 14:13
  205
• 

  FPGA verilog

  紅綠燈和等待信號(hào)時(shí)間顯示的設(shè)計(jì)和實(shí)現(xiàn)Verilog代碼vivado basys3開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 10:22
  353
• 

  FPGA verilog

  出租車(chē)計(jì)費(fèi)器Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 10:09
  222
• 

  FPGA verilog

  多功能數(shù)字鐘Verilog代碼vivado basys3開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 08:28
  189
• 

  FPGA vivado

  自動(dòng)售貨機(jī)（飲料）設(shè)計(jì)VHDL代碼vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/16 08:14
  373
• 

  FPGA 數(shù)碼管

  洗衣機(jī)控制器Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/15 14:51
  460
• 

  FPGA 數(shù)碼管

  十字路口交通燈Verilog代碼vivado ego1開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/15 08:48
  809

正在努力加載...