結識Verilog，輕松建模——FPGA入門系列3

該直播為“FPGA入門”系列直播第三期，本期直播趙延賓講師來為我們講解FPGA的主流架構，讓初學者了解FPGA的結構內容。

本期直播安排

直播時間：8/23 ?19:30

主講主題：結識Verilog，輕松建模

通過此次直播，你將了解：

1、帶你實現(xiàn)“Hello World”?

2、Verilog基本結構和基本語法；

3、編碼風格推薦；

4，常見錯誤案例 ；

5，錯誤的發(fā)現(xiàn)手段，仿真前的一次較真；

系列直播內容：

第一期：揭秘數(shù)字電路邏輯門（直播回看）

第二期：探秘主流FPGA架構（直播回看）

第三期：結識Verilog，輕松建模（直播回看）

第四期：如何搭建基本仿真環(huán)境（9/29 19:30）

第五期：初學者必知的硬件結構（直播時間：待定）

第六期：手把手教你學FPGA入門軟件（直播時間：待定）

第七期：硬件設計與實現(xiàn)（直播時間：待定）

第八期：系統(tǒng)設計與實現(xiàn)（直播時間：待定）

第九期：如何進行時鐘頻率約束（直播時間：待定）

主講人：

趙延賓

17年邏輯設計經驗，14年FPGA設計、應用和支持經驗，精通FPGA設計流程，F(xiàn)PGA架構以及應用，熟悉使用Verilog HDL設計、ModelSim、Debussy等工具。