探秘主流FPGA架構(gòu)——FPGA入門系列2

該直播為“FPGA入門”系列直播第二期，本期直播趙延賓講師來為我們講解FPGA的主流架構(gòu)，讓初學(xué)者了解FPGA的結(jié)構(gòu)內(nèi)容。

本期直播安排

直播時間：8/13 ?19:30

主講主題：探秘主流FPGA架構(gòu)

通過此次直播，你將了解：

1、FPGA通用Feature概述；如：一個LUT到底對應(yīng)多少邏輯門？

2、安路FPGA的內(nèi)部結(jié)構(gòu)；

3、FPGA內(nèi)部OSC到底能做哪些？

系列直播內(nèi)容：

第一期：揭秘數(shù)字電路邏輯門（直播回看）

第二期：探秘主流FPGA架構(gòu)（直播回看）

第三期：結(jié)識Verilog，輕松建模（直播回看）

第四期：如何搭建基本仿真環(huán)境（9/29 19:30）

第五期：初學(xué)者必知的硬件結(jié)構(gòu)（直播時間：待定）

第六期：手把手教你學(xué)FPGA入門軟件（直播時間：待定）

第七期：硬件設(shè)計與實現(xiàn)（直播時間：待定）

第八期：系統(tǒng)設(shè)計與實現(xiàn)（直播時間：待定）

第九期：如何進(jìn)行時鐘頻率約束（直播時間：待定）

主講人：

? ? 趙延賓

? ? 17年邏輯設(shè)計經(jīng)驗，14年FPGA設(shè)計、應(yīng)用和支持經(jīng)驗，精通FPGA設(shè)計流程，F(xiàn)PGA架構(gòu)以及應(yīng)用，熟悉使用Verilog HDL設(shè)計、ModelSim、Debussy等工具。