5位2進(jìn)制密碼鎖Verilog代碼Quartus仿真

名稱：5位2進(jìn)制密碼鎖Verilog代碼Quartus仿真

軟件：Quartus

語(yǔ)言：Verilog

代碼功能：

5位2進(jìn)制密碼鎖

1、設(shè)計(jì)一個(gè)電子密碼鎖；

2、具有一個(gè)復(fù)位，2個(gè)按鍵輸入（1和0）；

3、密碼正確輸出開鎖信號(hào)；

4、內(nèi)置密碼為01011。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設(shè)計(jì)文檔：

代碼文件

測(cè)試文件

部分代碼展示:

//頂層模塊
module?mimasuo(
input?clk,
input?reset,//復(fù)位
input?key0_in,//按鍵0
input?key1_in,//按鍵1
output?unlock//開鎖信號(hào)
);
wire?key0;
wire?key1;
//按鍵上升沿檢測(cè)
key_pulse?i1_key_pulse(
.?clk(clk),
.?key_in(key0_in),//按鍵輸入
.?key_p(key0)//按鍵上升沿
);
//按鍵上升沿檢測(cè)
key_pulse?i2_key_pulse(
.?clk(clk),
.?key_in(key1_in),//按鍵輸入
.?key_p(key1)//按鍵上升沿
);
//狀態(tài)控制模塊(密碼為11010)
state_ctrl?i_state_FSM(
.?clk(clk),
.?reset(reset),//復(fù)位
.?key0(key0),//按鍵0脈沖
.?key1(key1),//按鍵1脈沖
.?unlock(unlock)//開鎖信號(hào)
);
endmodule

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=519