一文詳解集成電路版圖設(shè)計(jì)
在集成電路設(shè)計(jì)中,版圖(Layout)是芯片設(shè)計(jì)的核心之一,通常是指芯片電路的物理實(shí)現(xiàn)圖。它描述了電路中所有元器件(如晶體管、電阻、電容等)及其連接方式在硅片上的具體布局。版圖是將電路設(shè)計(jì)轉(zhuǎn)化為實(shí)際可以制造的物理形態(tài)的重要步驟??梢灶?lèi)比為建筑設(shè)計(jì)中的平面圖,建筑師設(shè)計(jì)的平面圖需要轉(zhuǎn)化為實(shí)際的建筑結(jié)構(gòu),電路設(shè)計(jì)師的版圖就類(lèi)似于將電路設(shè)計(jì)圖紙轉(zhuǎn)化為可制造的硅片布局。