212
上海ICRD關(guān)于5nm FinFET工藝性能影響因素和基于應(yīng)變硅工藝改進(jìn)方案的研究成果發(fā)布于2020年中國(guó)國(guó)際半導(dǎo)體技術(shù)大會(huì)，研究探索了外延層Ge含量、摻雜以及鰭高等因素對(duì)性能的影響并找到了獲得最佳空穴遷移率的“甜蜜點(diǎn)”，有望助力FinFET工藝的優(yōu)化改進(jìn)。
研究背景
在過(guò)去的幾十年里，從幾微米到現(xiàn)在的幾納米，CMOS集成電路制造工藝一直在不斷縮小。自22納米技術(shù)節(jié)點(diǎn)由英特爾公司首次實(shí)現(xiàn)FinFET結(jié)構(gòu)器件的量產(chǎn)，臺(tái)積電、三星相繼開(kāi)發(fā)量產(chǎn)了16/14 nm FinFET工藝節(jié)點(diǎn)，并開(kāi)發(fā)至如今的5nm工藝，成為集成電路先進(jìn)工藝的領(lǐng)頭羊。
當(dāng)工藝節(jié)點(diǎn)發(fā)展到亞5nm階段，由于關(guān)鍵尺寸、柵極長(zhǎng)度縮小造成的短溝道效應(yīng)，諸如彈道輸運(yùn)、量子限制效應(yīng)等物理效應(yīng)的影響已經(jīng)不可忽視。為抑制短溝道效應(yīng)影響以獲得更好的器件性能，硅晶絕緣（SOI）、應(yīng)變硅*等工藝改進(jìn)方案出現(xiàn)。
然而在晶體管特征尺寸縮小到納米級(jí)，對(duì)溝道施加應(yīng)力的技術(shù)難度很高，在5nm節(jié)點(diǎn)，影響應(yīng)力和遷移率的物理因素十分復(fù)雜，探尋出一個(gè)技術(shù)上可行、工藝上可靠的施加應(yīng)力的方法，成為了應(yīng)變硅技術(shù)發(fā)展的迫切任務(wù)。
上海集成電路研發(fā)中心（ICRD）研發(fā)團(tuán)隊(duì)研究了pMOS器件在不同影響因素下的有效空穴遷移率，其成果以“The Factors that Inflence the Effective Mobility in 5 nm pMOS Finfet Design”為題發(fā)表于去年6月舉辦的2020年中國(guó)國(guó)際半導(dǎo)體技術(shù)大會(huì)（英文縮寫(xiě)CSTIC），于年底公開(kāi)其內(nèi)容，課題組成員包括尚恩明、羅鑫、丁宇、胡少堅(jiān)、陳壽面、趙宇航，尚恩明為本文通訊作者。
*應(yīng)變硅：即Strained silicon，通過(guò)增大MOS管柵極使溝道硅原子間距增大，減小電子通行所受到的阻礙，載流子得以更順利地在源極和漏極之間流動(dòng)，器件整體發(fā)熱量和能耗都會(huì)降低，而運(yùn)行速度則得以提升。
研究?jī)?nèi)容
本項(xiàng)研究中，團(tuán)隊(duì)重點(diǎn)研究了5nm節(jié)點(diǎn)的FinFET應(yīng)力和有效遷移率的相關(guān)影響因子，結(jié)果表明在襯底晶向/溝道晶向?yàn)?100)/<110>器件擁有最佳的溝道應(yīng)力和空穴遷移率；而漏源區(qū)外延層對(duì)于pMOS應(yīng)力的形成具有重要影響，種子外延層的Ge含量與體外延中的磷摻雜對(duì)于提高空穴遷移率起到了重要作用，Ge含量最佳值在40%左右。此外，團(tuán)隊(duì)還對(duì)鰭高的影響進(jìn)行了研究，發(fā)現(xiàn)在50nm高度時(shí)器件可達(dá)到最佳的飽和空穴遷移率。
5nm FinFET的關(guān)鍵參數(shù)情況
滑動(dòng)查看種子外延層Ge含量與應(yīng)力和遷移率關(guān)系
外延層中Ge含量分布圖
摻雜度與電導(dǎo)率gd與有效遷移率μeff的關(guān)系圖
前景展望
在2020年，臺(tái)積電和三星的5nm FinFET工藝相繼量產(chǎn)，與此同時(shí)，基于7nm工藝的產(chǎn)品依然有著旺盛的生命力?？梢灶A(yù)見(jiàn)，在斥巨資研發(fā)新制程的同時(shí)，前代工藝因成本下降和良率穩(wěn)定的特點(diǎn)，也會(huì)持續(xù)散發(fā)生命力，而圍繞其展開(kāi)的工藝改進(jìn)和性能優(yōu)化也會(huì)持續(xù)進(jìn)行。也是在這一年，中國(guó)大陸的集成電路產(chǎn)業(yè)遭遇了美國(guó)的強(qiáng)力圍剿，先進(jìn)制程的研發(fā)進(jìn)度也隨之放緩，但無(wú)論產(chǎn)業(yè)或研究領(lǐng)域，諸如本文所介紹的ICRD圍繞5nm工藝性能影響因素的研究項(xiàng)目，圍繞先進(jìn)制程開(kāi)發(fā)的仍在艱難中前行，這些成果也將在未來(lái)成為大陸集成電路產(chǎn)業(yè)進(jìn)步的強(qiáng)大助力。
團(tuán)隊(duì)介紹
上海集成電路研發(fā)中心（ICRD）成立于2002年，是國(guó)家支持組建、產(chǎn)學(xué)研合作的國(guó)家級(jí)集成電路研發(fā)中心。ICRD由中國(guó)集成電路相關(guān)企業(yè)集團(tuán)和高校聯(lián)合投資組建而成，是一個(gè)獨(dú)立的面向全行業(yè)集成電路企業(yè)、大學(xué)及研究所開(kāi)放的公共研發(fā)機(jī)構(gòu)。
ICRD掌握了多個(gè)技術(shù)代的工藝技術(shù)和知識(shí)產(chǎn)權(quán)；通過(guò)設(shè)立產(chǎn)業(yè)界共性技術(shù)研發(fā)項(xiàng)目，進(jìn)行FinFET器件及工藝、5nm以下納米線(xiàn)晶體管等新器件和工藝技術(shù)的聯(lián)合研發(fā)；開(kāi)展產(chǎn)學(xué)研合作，研發(fā)晶體管級(jí)3D堆疊、量子點(diǎn)傳感器等前沿技術(shù)和產(chǎn)品。與此同時(shí)，ICRD通過(guò)不斷完善設(shè)備設(shè)施條件，加強(qiáng)國(guó)際合作，建成了中國(guó)條件最好的集成電路人才實(shí)訓(xùn)基地，并對(duì)全行業(yè)和高校開(kāi)放。
論文原文鏈接：
https://ieeexplore.ieee.org/document/9282475
