為什么節(jié)點越小，RC延遲反而越大？

知識星球（星球名：芯片制造與封測技術(shù)社區(qū)，星球號：63559049）里的學員問：為什么芯片會有RC延遲？延遲有哪些種類？芯片延遲的種類?

gate延遲,互連層 RC 延遲,Clock Skew延遲等隨著技術(shù)節(jié)點的縮小，柵極長度縮小，溝道電阻縮小，柵極的開關(guān)速度更快，gate延遲降低。但是互連層的RC延遲變得更加明顯。

什么是互連層RC延遲？

互連層用于傳輸信號的金屬線具有電阻 (R)?和寄生電容 (C)，兩者會形成的?RC 延遲，影響信號傳輸速度。為什么節(jié)點越小，RC延遲反而越大？互連 RC 延遲公式：

其中：R_wire為 互連線的電阻，C_wire為互連線的電容而?R_wire的公式為：

隨著節(jié)點縮小，互連線變得更窄、更?。ˋ變?。?，使得單位長度電阻 (R_wire) 增加。C_wire的公式為：

隨著節(jié)點縮小，金屬間距變?。╠變?。?，則金屬線間的寄生電容 (C_wire) 增加。因此RC延遲是不斷增大的。

怎么降低RC延遲？

1，采用低電阻率金屬作為互連材料，比如銅取代鋁2，采用低k介質(zhì)作為互連絕緣層，減少互連線之間的寄生電容3，垂直堆疊，減少布線長度等

歡迎加入Tom的半導體制造與先進封裝技術(shù)社區(qū)，在這里會針對學員問題答疑解惑，上千個半導體行業(yè)資料共享，內(nèi)容比文章豐富很多很多，適合快速提升半導體制造能力，目前有2300位伙伴，介紹如下：? ? ?《歡迎加入作者的芯片知識社區(qū)！》