加入星計(jì)劃,您可以享受以下權(quán)益:
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個(gè)等效ASIC 門的設(shè)計(jì)。
Vivado設(shè)計(jì)套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計(jì)環(huán)境。包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個(gè)等效ASIC 門的設(shè)計(jì)。收起
查看更多FPGA 數(shù)碼管
出租車自動計(jì)費(fèi)器設(shè)計(jì)Verilog代碼vivado Nexys4開發(fā)板FPGA 數(shù)碼管
60進(jìn)制遞減計(jì)數(shù)器Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
60秒倒計(jì)時(shí)器Verilog代碼vivado ego1開發(fā)板FPGA verilog
任意整數(shù)分頻器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
數(shù)字電子鐘Verilog代碼vivado ego1開發(fā)板FPGA verilog
3-8譯碼器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA verilog
三人表決器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
兩個(gè)4位BCD數(shù)字求和Verilog代碼vivado ego1開發(fā)板FPGA verilog
電子拔河比賽游戲機(jī)的設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA verilog
紅綠燈和等待信號時(shí)間顯示的設(shè)計(jì)和實(shí)現(xiàn)Verilog代碼vivado basys3開發(fā)板FPGA verilog
出租車計(jì)費(fèi)器Verilog代碼vivado ego1開發(fā)板FPGA verilog
多功能數(shù)字鐘Verilog代碼vivado basys3開發(fā)板FPGA vivado
自動售貨機(jī)(飲料)設(shè)計(jì)VHDL代碼vivado仿真FPGA 數(shù)碼管
洗衣機(jī)控制器Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
十字路口交通燈Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
象棋游戲倒計(jì)時(shí)器設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA verilog
出租車計(jì)價(jià)設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
數(shù)字秒表定時(shí)器Verilog代碼vivado ego1開發(fā)板FPGA verilog
模式切換控制電路設(shè)計(jì)Verilog代碼vivado ego1開發(fā)板FPGA verilog
數(shù)字密碼鎖Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
直接測頻數(shù)字頻率計(jì)Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
頻率設(shè)計(jì)與仿真Verilog代碼vivado ego1開發(fā)板FPGA verilog
VIVADO萬年歷verilog代碼Nexys4開發(fā)板FPGA 數(shù)碼管
VIVADO顯示模塊verilog代碼Nexys4開發(fā)板FPGA verilog
VIVADO電子拔河比賽游戲機(jī)verilog代碼Nexys4開發(fā)板FPGA 數(shù)碼管
數(shù)字秒表/定時(shí)器(倒計(jì)時(shí))功能verilog代碼ego1開發(fā)板vivadoFPGA verilog
vivado序列檢測器verilog代碼ego1開發(fā)板驗(yàn)證FPGA vivado
VIVADO三層電梯控制器VHDL代碼ego1開發(fā)板FPGA 數(shù)碼管
洗衣機(jī)控制器VHDL代碼ego1開發(fā)板vivado軟件FPGA verilog
八輸入的表決器ego1開發(fā)板verilog代碼vivado軟件