PLL

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

PLL(Phase Locked Loop)： 為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時鐘信號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋技術。 許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，由相應的器件VCO，實現(xiàn)轉成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實現(xiàn)穩(wěn)定且高頻的時鐘信號。

PLL(Phase Locked Loop)： 為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時鐘信號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋技術。 許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，由相應的器件VCO，實現(xiàn)轉成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實現(xiàn)穩(wěn)定且高頻的時鐘信號。收起

查看更多
  • PLL鎖相環(huán)基礎知識(三）
    在本篇文章我們將探討相位噪聲性能指標、由環(huán)路濾波器傳遞函數所決定的噪聲特性塑造，以及這些知識在實際設計中的應用。理解這些關鍵性能參數，對于實現(xiàn)一個干凈、穩(wěn)定的鎖相環(huán)設計有很大幫助。
    PLL鎖相環(huán)基礎知識(三）

正在努力加載...