芯片測(cè)試

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

芯片測(cè)試，設(shè)計(jì)初期系統(tǒng)級(jí)芯片測(cè)試。 SoC的基礎(chǔ)是深亞微米工藝，因此，對(duì)Soc器件的測(cè)試需要采用全新的方法。由于每個(gè)功能元件都有其自身的測(cè)試要求，設(shè)計(jì)工程師必須在設(shè)計(jì)初期就做出測(cè)試規(guī)劃。

芯片測(cè)試，設(shè)計(jì)初期系統(tǒng)級(jí)芯片測(cè)試。 SoC的基礎(chǔ)是深亞微米工藝，因此，對(duì)Soc器件的測(cè)試需要采用全新的方法。由于每個(gè)功能元件都有其自身的測(cè)試要求，設(shè)計(jì)工程師必須在設(shè)計(jì)初期就做出測(cè)試規(guī)劃。收起

查看更多
  • 芯片可測(cè)性設(shè)計(jì)中的Procedural Description Language
    PDL（Procedural Description Language，過(guò)程描述語(yǔ)言）是IEEE 1687（IJTAG）標(biāo)準(zhǔn)的一部分，用于描述對(duì)嵌入式器件的操作過(guò)程。它是一種高級(jí)命令語(yǔ)言，能夠指導(dǎo)器件如何生成測(cè)試模式，而不是直接描述測(cè)試模式本身。PDL的主要功能是提供一種標(biāo)準(zhǔn)化的方式來(lái)描述對(duì)嵌入式器件的操作，使得這些操作可以在不同層次的硬件結(jié)構(gòu)中被復(fù)用。
    芯片可測(cè)性設(shè)計(jì)中的Procedural Description Language

正在努力加載...