加入星計劃,您可以享受以下權益:
機械設計(machine design),根據(jù)使用要求對機械的工作原理、結構、運動方式、力和能量的傳遞方式、各個零件的材料和形狀尺寸、潤滑方法等進行構思、分析和計算并將其轉化為具體的描述以作為制造依據(jù)的工作過程。機械設計是機械工程的重要組成部分,是機械生產(chǎn)的第一步,是決定機械性能的最主要的因素。機械設計的努力目標是:在各種限定的條件(如材料、加工能力、理論知識和計算手段等)下設計出最好的機械,即做出優(yōu)化設計。優(yōu)化設計需要綜合地考慮許多要求,一般有:最好工作性能、最低制造成本、最小尺寸和重量、使用中最可靠性、最低消耗和最少環(huán)境污染。這些要求常是互相矛盾的,而且它們之間的相對重要性因機械種類和用途的不同而異。設計者的任務是按具體情況權衡輕重,統(tǒng)籌兼顧,使設計的機械有最優(yōu)的綜合技術經(jīng)濟效果。過去,設計的優(yōu)化主要依靠設計者的知識、經(jīng)驗和遠見。隨著機械工程基礎理論和價值工程、系統(tǒng)分析等新學科的發(fā)展,
機械設計(machine design),根據(jù)使用要求對機械的工作原理、結構、運動方式、力和能量的傳遞方式、各個零件的材料和形狀尺寸、潤滑方法等進行構思、分析和計算并將其轉化為具體的描述以作為制造依據(jù)的工作過程。機械設計是機械工程的重要組成部分,是機械生產(chǎn)的第一步,是決定機械性能的最主要的因素。機械設計的努力目標是:在各種限定的條件(如材料、加工能力、理論知識和計算手段等)下設計出最好的機械,即做出優(yōu)化設計。優(yōu)化設計需要綜合地考慮許多要求,一般有:最好工作性能、最低制造成本、最小尺寸和重量、使用中最可靠性、最低消耗和最少環(huán)境污染。這些要求常是互相矛盾的,而且它們之間的相對重要性因機械種類和用途的不同而異。設計者的任務是按具體情況權衡輕重,統(tǒng)籌兼顧,使設計的機械有最優(yōu)的綜合技術經(jīng)濟效果。過去,設計的優(yōu)化主要依靠設計者的知識、經(jīng)驗和遠見。隨著機械工程基礎理論和價值工程、系統(tǒng)分析等新學科的發(fā)展,收起
查看更多FPGA verilog
序列檢測器Verilog代碼vivado ego1開發(fā)板FPGA 處理器
處理器的存儲器設計Verilog代碼vivado仿真51單片機 proteus仿真
【J05實物】基于51單片機的12864萬年歷設計(四)51單片機 proteus仿真
【J04實物】基于51單片機的12864萬年歷設計(三)開關電源 電源管理
DER-544:40W雙路輸出電源,使用InnoSwitch3-CE電源管理芯片microLED AR眼鏡
AR眼鏡定制_AR眼鏡芯片|光學|顯示方案_AR眼鏡主板硬件方案提供商FPGA verilog
LFSR偽隨機序列發(fā)生器Verilog代碼vivado仿真FPGA verilog
時分數(shù)據(jù)交換系統(tǒng)Verilog代碼vivado仿真電機保護器 遠程監(jiān)控
EOCR3DE-05DUH和80DUH施耐德保護器核心成功案例分享51單片機 proteus仿真
【J03實物】基于51單片機的12864萬年歷設計(二)51單片機 proteus仿真
【J02實物】基于51單片機的12864萬年歷設計(一)51單片機 proteus仿真
基于51單片機的賽跑計時【4人,LCD1602】(仿真)物聯(lián)網(wǎng) stm32
基于STM32設計的智能遠程孵化系統(tǒng)51單片機 proteus仿真
【J01實物】基于51單片機的1602萬年歷設計51單片機 proteus仿真
【I08實物】基于51單片機的多功能電子時鐘系統(tǒng)設計芯片 水位傳感器
非接觸式水位檢測模塊FPGA verilog
DDS波形發(fā)生器Verilog代碼vivado仿真FPGA vivado
超市自動售貨機VHDL代碼vivado ego1開發(fā)板usb 藍牙
BLE/UART/USB三向透傳方案-實現(xiàn)藍牙、串口和USB接口數(shù)據(jù)的三向互通傳輸核心板 安卓系統(tǒng)
MT8768/MTK8768性能參數(shù)_聯(lián)發(fā)科MTK安卓核心板模塊定制開發(fā)GPU 核心板
MT8766/MTK8766安卓核心板性能參數(shù)_安卓智能模塊開發(fā)方案商FPGA verilog
誤碼率測試儀Verilog代碼vivado仿真51單片機 proteus仿真
【I06實物】基于51單片機的數(shù)字電子鐘設計(三)51單片機 proteus仿真
【I05實物】基于51單片機的數(shù)字電子鐘設計(二)FPGA verilog
調用DDS IP核輸出正弦波Verilog代碼vivado仿真FPGA CPU
處理器CPU設計Verilog代碼vivado仿真51單片機 proteus仿真
【I04實物】基于51單片機的數(shù)字電子鐘設計(一)51單片機 proteus仿真
【I02實物】基于51單片機的電子時鐘系統(tǒng)設計(二)開關電源 AC-DC電源轉換器
DER-622:雙線(單火線)、寬范圍、非隔離反激、藍牙墻壁開關FPGA verilog
BCD碼計數(shù)器Verilog代碼vivado仿真