時序收斂

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

時序收斂（英語：Timing closure）是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設(shè)計過程中，調(diào)整、修改設(shè)計，從而使得所設(shè)計的電路滿足時序要求的過程。

時序收斂（英語：Timing closure）是現(xiàn)場可編程邏輯門陣列、專用集成電路等集成電路設(shè)計過程中，調(diào)整、修改設(shè)計，從而使得所設(shè)計的電路滿足時序要求的過程。收起

查看更多
  • UltraFast 設(shè)計方法時序收斂參考指南
    《UltraFast 設(shè)計方法時序收斂快捷參考指南》提供了以下分步驟流程， 用于根據(jù)《UltraFast設(shè)計方法指南》（ UG949 ）中的建議快速完成時序收斂：初始設(shè)計檢查：在實(shí)現(xiàn)設(shè)計前審核資源利用率、邏輯層次和時序約束。

正在努力加載...