堆疊芯片

• 芯片垂直堆疊的優(yōu)勢在哪里？

  學(xué)員問：既然有傳統(tǒng)的打線封裝，為什么還要使用2.5D,3D IC封裝，優(yōu)勢在哪里？什么是wire bonding（打線）？

  TOM聊芯片智造

  1677

  2024/08/19

  堆疊技術(shù) 堆疊芯片
• 多芯片堆疊封裝技術(shù)（下）

  在上期文章多芯片堆疊封裝技術(shù)（上）中，長電科技帶您了解了多芯片堆疊封裝技術(shù)的優(yōu)勢，以及芯片減薄、切割等多芯片堆疊封裝的關(guān)鍵工藝。本期，我們繼續(xù)向您介紹芯片貼合等關(guān)鍵工藝，以及多芯片堆疊工藝的控制等內(nèi)容。

  長電科技

  664

  2022/08/14

  芯片 封裝技術(shù)
• 多芯片堆疊封裝技術(shù)（上）

  隨著信息數(shù)據(jù)大爆炸時代的來臨，市場對存儲器的需求持續(xù)增長。在芯片成品制造環(huán)節(jié)中，市場對于傳統(tǒng)打線封裝的依賴仍居高不下。市場對于使用多芯片堆疊技術(shù)、來實現(xiàn)同尺寸器件中的高存儲密度的需求也日益增長。這類需求給半導(dǎo)體封裝工藝帶來的不僅僅是工藝能力上的挑戰(zhàn)，也對工藝的管控能力提出了更高的要求。

  長電科技

  1729

  2022/08/07

  芯片 封裝技術(shù)
• 華為公開芯片堆疊封裝相關(guān)專利，傳華為堆疊芯片18個月內(nèi)面世

  數(shù)日前，在華為2021年年報發(fā)布會上，華為輪值董事長郭平表示，用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續(xù)讓華為在未來的產(chǎn)品里面，能夠具有競爭力。

  與非網(wǎng)編輯

  243

  2022/04/06

  華為 堆疊技術(shù)
• 大數(shù)據(jù)來了也不怕，我有“高層”3D芯片

  一項研究能夠幫助追蹤當(dāng)前技術(shù)下存在的數(shù)據(jù)流程局限性，斯坦福的一個工程師團(tuán)隊開發(fā)了一個可伸縮的3D電腦芯片，它可以互聯(lián)邏輯和存儲。

  與非網(wǎng)記者

  2014/12/26

  數(shù)據(jù)傳輸 3D芯片

正在努力加載...