賽靈思

• ISE 14.7 安裝教程及詳細(xì)說明

  本文主要介紹XILINX FPGA，下面介紹XILINX ?FPGA的綜合工具ISE 軟件。本文檔描述ISE14.7的安裝與破解過程，在正文開始之前，先說明幾個(gè)問題。

  FPGA技術(shù)江湖

  567

  03/12 16:33

  ise軟件 Xilinx FPGA

  
• UltraFast 設(shè)計(jì)方法時(shí)序收斂參考指南

  《UltraFast 設(shè)計(jì)方法時(shí)序收斂快捷參考指南》提供了以下分步驟流程， 用于根據(jù)《UltraFast設(shè)計(jì)方法指南》（ UG949 ）中的建議快速完成時(shí)序收斂：初始設(shè)計(jì)檢查：在實(shí)現(xiàn)設(shè)計(jì)前審核資源利用率、邏輯層次和時(shí)序約束。

  Xilinx賽靈思官微

  169

  02/25 11:15

  時(shí)序收斂
• Xilinx 7系列FPGA架構(gòu)之器件配置（四） 之多片F(xiàn)PGA配置

  在需要多個(gè)FPGA芯片的應(yīng)用中，如果JTAG鏈上所有FPGA采用相同配置，可以通過“成組”加載方式同時(shí)加載；如果每個(gè)FPGA需要采用不同的配置數(shù)據(jù)流，可以通過“菊花鏈”加載方式或者使用外部邏輯依次加載。本文分別介紹串行配置和并行配置模式下的多片F(xiàn)PGA配置數(shù)據(jù)流加載方式。

  FPGA技術(shù)實(shí)戰(zhàn)

  2.8萬(wàn)

  2024/09/24

  Xilinx 7系列 FPGA架構(gòu)
• Xilinx FPGA DDR3設(shè)計(jì)（三）DDR3 IP核詳解及讀寫測(cè)試

  本文我們介紹下Xilinx DDR3 IP核的重要架構(gòu)、IP核信號(hào)管腳定義、讀寫操作時(shí)序、IP核詳細(xì)配置以及簡(jiǎn)單的讀寫測(cè)試。

  FPGA技術(shù)實(shí)戰(zhàn)

  4.9萬(wàn)

  2024/09/23

  FPGA xilinx
• Xilinx 7系列FPGA架構(gòu)之時(shí)鐘資源（四）

  本文我們介紹區(qū)域時(shí)鐘資源。區(qū)域時(shí)鐘網(wǎng)絡(luò)是獨(dú)立于全局時(shí)鐘的時(shí)鐘網(wǎng)絡(luò)。不像全局時(shí)鐘，一個(gè)區(qū)域時(shí)鐘信號(hào)（BUFR）的跨度被限制在一個(gè)時(shí)鐘區(qū)域，一個(gè)I/O時(shí)鐘信號(hào)驅(qū)動(dòng)一個(gè)單一的Bank。這些網(wǎng)絡(luò)對(duì)于源同步接口設(shè)計(jì)特別有用。7系列器件中的I/O Bank與時(shí)鐘區(qū)域的大小相同。為了理解區(qū)域時(shí)鐘是如何工作的，理解區(qū)域時(shí)鐘信號(hào)的信號(hào)路徑是很重要的。

  FPGA技術(shù)實(shí)戰(zhàn)

  4.6萬(wàn)

  2024/09/23

  FPGA 時(shí)鐘
• Xilinx 7系列FPGA架構(gòu)之器件配置（二）

  本文我們介紹下7系列FPGA的配置接口，在進(jìn)行硬件電路圖設(shè)計(jì)時(shí)，這也是我們非常關(guān)心的內(nèi)容，本文主要介紹配置模式的選擇、配置管腳定義以及如何選擇CFGBVS管腳電壓及Bank14/15電壓。

  FPGA技術(shù)實(shí)戰(zhàn)

  6萬(wàn)

  2024/09/19

  Xilinx 7系列 FPGA架構(gòu)
• Xilinx 7系列FPGA架構(gòu)之器件配置（三）

  本文我們繼續(xù)介紹7系列FPGA器件配置，主要介紹幾種常見的配置方案。

  FPGA技術(shù)實(shí)戰(zhàn)

  4.3萬(wàn)

  2024/08/24

  Xilinx 7 FPGA架構(gòu)
• Xilinx 7系列FPGA架構(gòu)之器件配置（一）

  本系列文章描述7系列FPGA配置的技術(shù)參考。作為開篇，簡(jiǎn)要概述了7系列FPGA的配置方法和功能。隨后的文章將對(duì)每種配置方法和功能進(jìn)行更詳細(xì)的描述。

  FPGA技術(shù)實(shí)戰(zhàn)

  2萬(wàn)

  2024/08/16

  FPGA Xilinx 7系列
• UltraFast 設(shè)計(jì)方法時(shí)序收斂快捷參考指南

  本快捷參考指南用于根據(jù)《適用于 FPGA 和 SoC 的 UltraFast 設(shè)計(jì)方法指南》(UG949) 中的建議快速完成時(shí)序收斂：初始設(shè)計(jì)檢查：在實(shí)現(xiàn)設(shè)計(jì)前審核資源利用率、邏輯層次和時(shí)序約束。

  Xilinx賽靈思官微

  1285

  2024/05/22

  FPGA SoC
• Xilinx FPGA時(shí)鐘及I/O接口規(guī)劃（二）

  Vivado?Design Suite提供了幾種可能影響I/O和時(shí)鐘規(guī)劃的器件規(guī)劃功能。例如，F(xiàn)PGA配置方案、約束、配置電壓方式都會(huì)影響I/O和時(shí)鐘規(guī)劃?；蛘?，定義與封裝兼容的其他器件，以便在最終設(shè)計(jì)需要時(shí)更改FPGA器件時(shí)，可以實(shí)現(xiàn)無(wú)縫銜接。建議在時(shí)鐘和I/O規(guī)劃前定義這些特殊的屬性。

  FPGA技術(shù)實(shí)戰(zhàn)

  9742

  2024/02/20

  i/o接口 Xilinx FPGA
• Xilinx 7系列FPGA DDR3硬件設(shè)計(jì)規(guī)則

  本文我們介紹Xilinx 7系列FPGA DDR3硬件設(shè)計(jì)規(guī)則及約束，包括Bank選擇、管腳位置約束、管腳分配、端接、I/O標(biāo)準(zhǔn)和走線長(zhǎng)度。

  FPGA技術(shù)實(shí)戰(zhàn)

  1.3萬(wàn)

  2024/02/20

  硬件設(shè)計(jì) ddr3
• Xilinx FPGA Partial Reconfiguration 部分重配置 詳細(xì)教程

  Partial Reconfiguration（部分重配置）在現(xiàn)在的FPGA應(yīng)用中越來(lái)越常見，我們這次的教程以Project模式為例來(lái)說明部分重配置的操作過程。這里我們使用的Vivado版本是2017.2，使用的例程是Vivado自帶的wavegen工程，并在工程中增加一個(gè)計(jì)數(shù)器模塊，如下圖所示

  森森Techdaily

  4773

  2024/02/10

  vivado Xilinx FPGA

  
• Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（四）

  傳輸介質(zhì)的選擇，無(wú)論是PCB材料還是電纜類型，都會(huì)對(duì)系統(tǒng)性能產(chǎn)生很大的影響。盡管任何傳輸介質(zhì)在GHz頻率都是有損的，但本章提供了一些管理信號(hào)衰減的指南，以便為給定的應(yīng)用獲得最佳性能。

  FPGA技術(shù)實(shí)戰(zhàn)

  2255

  2024/02/07

  FPGA pcb設(shè)計(jì)

  
• Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)（一）

  從本文開始，我們陸續(xù)介紹下有關(guān)7系列FPGA通用PCB設(shè)計(jì)指導(dǎo)，重點(diǎn)介紹在PCB和接口級(jí)別做出設(shè)計(jì)決策的策略。由于FPGA本身也屬于數(shù)字集成電路，文章中的大部分設(shè)計(jì)策略及概念也可為其他數(shù)字IC電路設(shè)計(jì)提供參考。文章內(nèi)容主要包括以下五個(gè)章節(jié)內(nèi)容：

  FPGA技術(shù)實(shí)戰(zhàn)

  2299

  2024/02/07

  FPGA pcb設(shè)計(jì)

  
• 為何說eFPGA是最適應(yīng)AI時(shí)代的計(jì)算芯片方案？

  eFPGA IP業(yè)務(wù)的發(fā)明者 自1984年以來(lái)，F(xiàn)PGA市場(chǎng)一直在增長(zhǎng)，但未經(jīng)歷爆發(fā)性增長(zhǎng)。FPGA以其硬件可編程性和高性能而被廣泛應(yīng)用于技術(shù)前沿，尤其在新技術(shù)和標(biāo)準(zhǔn)的早期實(shí)現(xiàn)和中小規(guī)模部署中發(fā)揮作用。隨著數(shù)據(jù)量的爆炸性增長(zhǎng)使得傳統(tǒng)的處理模式受到挑戰(zhàn)，這為FPGA行業(yè)帶來(lái)了新機(jī)會(huì)，越來(lái)越多的應(yīng)用將任務(wù)從CPU轉(zhuǎn)移到FPGA處理，以發(fā)揮FPGA在能效和處理延遲方面的優(yōu)勢(shì)。 我們都知道FPGA的發(fā)明者

  李堅(jiān)

  5903

  2024/02/06

  FPGA IP

  
• 基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記（二）

  上一篇文章我們簡(jiǎn)單介紹了AD9129的基礎(chǔ)知識(shí)，包括芯片的重要特性，外部接口相關(guān)的信號(hào)特性等。本篇我們重點(diǎn)介紹下項(xiàng)目中FPGA與AD9129互聯(lián)的原理圖設(shè)計(jì)，包括LVDS IO接口設(shè)計(jì)、時(shí)鐘電路以、供電設(shè)計(jì)以及PCB設(shè)計(jì)。

  FPGA技術(shù)實(shí)戰(zhàn)

  2451

  2024/01/15

  FPGA 原理圖

  
• AI+EPYC+FPGA，盤點(diǎn)AMD的5G戰(zhàn)略

  引言 全球正處于一個(gè)數(shù)字化和互聯(lián)網(wǎng)普及的時(shí)代，其中，5G技術(shù)已經(jīng)成為全球通信行業(yè)的熱門焦點(diǎn)。作為一種新的網(wǎng)絡(luò)技術(shù)，5G所帶來(lái)的高速度、低延遲和大連接數(shù)，為物聯(lián)網(wǎng)、自動(dòng)駕駛、遠(yuǎn)程醫(yī)療等新興產(chǎn)業(yè)帶來(lái)了廣闊的發(fā)展空間。 全球科技企業(yè)正在爭(zhēng)先恐后地開發(fā)和部署5G相關(guān)的硬件和軟件解決方案，以搶占這個(gè)新興市場(chǎng)的先機(jī)。在這其中，美國(guó)超微半導(dǎo)體公司(AMD)憑借其一貫的創(chuàng)新精神和深厚的技術(shù)積累，正在積極打造自己的

  李堅(jiān)

  3097

  2023/07/07

  AI 5G

  
• 獨(dú)立FPGA賽道已不復(fù)存在

  去年，超微半導(dǎo)體(AMD)順利完成了對(duì)FPGA大廠賽靈思(Xilinx)的巨型收購(gòu)，該交易價(jià)值超過300億美元，堪稱芯片業(yè)的“世紀(jì)并購(gòu)”。賽靈思是FPGA的發(fā)明者，F(xiàn)PGA能夠快速開發(fā)和成型，相較于其他標(biāo)準(zhǔn)類芯片，F(xiàn)PGA并不需要長(zhǎng)達(dá)數(shù)年的開發(fā)周期。

  土人觀芯

  2879

  2023/05/10

  FPGA FPGA芯片

  
• 特斯拉被打臉？解讀4D毫米波雷達(dá)芯片兩大方向

  “跳來(lái)跳去”的特斯拉，最終回歸雷達(dá)路線 在自動(dòng)駕駛流派中，特斯拉一直死磕攝像頭路線，堅(jiān)決反對(duì)激光雷達(dá)的多傳感器冗余路線。特斯拉創(chuàng)始人馬斯克認(rèn)為，激光雷達(dá)昂貴、丑陋，且沒有必要，它就像是人身上長(zhǎng)了一堆闌尾，闌尾本身的存在就基本是無(wú)意義的，如果還長(zhǎng)一堆就太可笑了。 筆者也在2021年寫過一篇文章《尷尬了，純視覺路線特斯拉還能堅(jiān)持下去嗎？》討論過這個(gè)事。 這里引用一小段：“2020年11 月12日，馬斯

  李堅(jiān)

  2294

  2023/02/28

  毫米波雷達(dá) 毫米波雷達(dá)芯片

  
• Xilinx FPGA Vivado 開發(fā)流程

  本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。

  FPGA技術(shù)江湖

  1687

  2023/02/21

  vivado Xilinx FPGA

正在努力加載...