芯耀
543
名稱：VGA時序控制（代碼在文末付費下載）
軟件：Modelsim
語言：Verilog
要求：設(shè)計代碼實現(xiàn)VGA的控制時序，要求分辨率為640*480
演示視頻：
設(shè)計文檔：
代碼文件（付費下載）：
點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=132
閱讀全文
關(guān)注我們
掃碼關(guān)注
獲取工程師必備禮包
板卡試用/精品課
掃碼關(guān)注獲取工程師必備禮包
板卡試用/精品課
設(shè)計助手
電子硬件助手
元器件查詢
電子硬件助手
元器件查詢
加入星計劃，您可以享受以下權(quán)益：
-
創(chuàng)作內(nèi)容快速變現(xiàn)
-
行業(yè)影響力擴(kuò)散
-
作品版權(quán)保護(hù)
-
300W+ 專業(yè)用戶
-
1.5W+ 優(yōu)質(zhì)創(chuàng)作者
-
5000+ 長期合作伙伴
