循環(huán)流水燈設(shè)計(jì)Verilog代碼Vivado仿真

名稱：循環(huán)流水燈設(shè)計(jì)Verilog代碼Vivado仿真

軟件：Vivado

語言：Verilog

代碼功能：

任務(wù):設(shè)計(jì)一個(gè)可以循環(huán)移動(dòng)的流水燈，燈總數(shù)為8盞,具體要求如下：

-1、5亮,其余滅,右移三次后全滅；

-4、8亮,其余滅,左移三次后全滅；

-4、5亮,其余滅,各向兩邊移三次后全滅；

-1、8亮,其余滅,各向中間移三次后全滅。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設(shè)計(jì)文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. Testbench

6. 仿真圖

整體仿真圖

分頻模塊仿真

模20計(jì)數(shù)器仿真

譯碼電路仿真

部分代碼展示:

`timescale?1ns?/?1ps
//流水燈
module?water_LED(
input?clk_48M,//48MHz
input?RST,//復(fù)位
output?[7:0]LED//8個(gè)共陽極LED
????);
wire?clk_1;
wire?[4:0]?state;//狀態(tài)值
//分頻電路
fengping?i_fengping(
.?clk(clk_48M),//48MHz
.?clk_1(clk_1)//1Hz信號(hào)
????);
//模20計(jì)數(shù)器
mod_20?i_mod_20(
.?clk_1(clk_1),//1Hz信號(hào)
.?RST(RST),//復(fù)位
.?state(state)//狀態(tài)值
????);
//譯碼電路
decode?i_decode(
.?state(state),//狀態(tài)值
.?LED(LED)//共陽極LED
????);
endmodule

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=509