加入星計(jì)劃,您可以享受以下權(quán)益:
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。收起
查看更多FPGA verilog
誤碼率測(cè)試儀Verilog代碼vivado仿真FPGA verilog
調(diào)用DDS IP核輸出正弦波Verilog代碼vivado仿真FPGA CPU
處理器CPU設(shè)計(jì)Verilog代碼vivado仿真FPGA verilog
BCD碼計(jì)數(shù)器Verilog代碼vivado仿真FPGA 數(shù)碼管
自動(dòng)售貨機(jī)Verilog代碼vivado ego1開(kāi)發(fā)板FPGA verilog
序列發(fā)生器Verilog代碼vivado ARTIX-7開(kāi)發(fā)板FPGA 數(shù)碼管
洗衣機(jī)控制器設(shè)計(jì)Verilog代碼vivado Nexys4開(kāi)發(fā)板FPGA 數(shù)碼管
出租車自動(dòng)計(jì)費(fèi)器設(shè)計(jì)Verilog代碼vivado Nexys4開(kāi)發(fā)板FPGA 數(shù)碼管
60進(jìn)制遞減計(jì)數(shù)器Verilog代碼vivado ego1開(kāi)發(fā)板FPGA 數(shù)碼管
60秒倒計(jì)時(shí)器Verilog代碼vivado ego1開(kāi)發(fā)板FPGA verilog
任意整數(shù)分頻器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板FPGA 數(shù)碼管
數(shù)字電子鐘Verilog代碼vivado ego1開(kāi)發(fā)板FPGA verilog
3-8譯碼器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板FPGA verilog
三人表決器設(shè)計(jì)Verilog代碼vivado ego1開(kāi)發(fā)板FPGA 數(shù)碼管
兩個(gè)4位BCD數(shù)字求和Verilog代碼vivado ego1開(kāi)發(fā)板