6
?
曾經(jīng)，在半導(dǎo)體制程工藝上英特爾說第二，沒人敢說第一。但如今，現(xiàn)在臺(tái)積電和三星的 10nm 量產(chǎn)且在積極籌劃 7nm，而英特爾 10nm 似乎依然是個(gè)迷，Intel 一直堅(jiān)持的“Tick-Tock”發(fā)展模式也在遭受挑戰(zhàn)，新工藝、新架構(gòu)能否依然每年交替到來也成了未知。
計(jì)劃與現(xiàn)實(shí)對(duì)比，可發(fā)現(xiàn)英特爾動(dòng)作延遲，被戲稱為“牙膏廠”也不為過。
英特爾，這個(gè)半導(dǎo)體制程工藝的豐碑，真的要倒了？議論紛紛之時(shí)，英特爾高級(jí)院士 Mark Bohr 用半導(dǎo)體行業(yè)權(quán)威刊物《IEEE Spectrum》的撰文作出回應(yīng)。關(guān)于自家 10nm 工藝，他表示在技術(shù)、成本方面都有巨大優(yōu)勢(shì)，10nm 工藝的晶體管密度不但會(huì)超過現(xiàn)在的自家 14nm，還會(huì)優(yōu)于其他公司的 10nm，也就是集成度更高，柵極間距將從 14nm 工藝的 70nm 縮小到 54nm，邏輯單元?jiǎng)t縮小 46％，這比以往任何一代工藝進(jìn)化都更激進(jìn)。并強(qiáng)調(diào) 10nm CannonLake 定于今年年內(nèi)出貨。
?
對(duì)于臺(tái)積電、三星、英特爾 16/14 nm 曾進(jìn)行過比較，發(fā)現(xiàn)三者 14/16nm 制程節(jié)點(diǎn)“數(shù)字”都灌水了，實(shí)際線寬其實(shí)都沒達(dá)到其所稱的制程數(shù)字。
本期《趣科技》，與非網(wǎng)小編就來講講半導(dǎo)體先進(jìn)制程的“數(shù)字游戲”。
每當(dāng)新一代 CPU 問世時(shí)，人們都會(huì)熱衷于討論它采用了多少微米或納米制程。每一次制程工藝的進(jìn)步都會(huì)對(duì)芯片制造業(yè)產(chǎn)生舉足輕重的影響，并演繹一個(gè)個(gè)經(jīng)典的傳奇。而制成工藝與摩爾定律又緊密聯(lián)系在了一起。
?
摩爾定律是由英特爾創(chuàng)始人戈登摩爾提出的，集成電路所包含的晶體管每 18 個(gè)月就會(huì)翻一番。
?
1965 年英特爾推出的 10μm 處理器后，從芯片制造工藝遵循著摩爾定律一路走來，經(jīng)歷了 6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm 直到今天的 14nm、10nm。
這些數(shù)字看似毫無規(guī)律，其實(shí)卻有著自己的計(jì)算公式：當(dāng)前處理器的制程工藝乘以 0.714 即可得出下一代 CPU 的制程工藝。
XX nm 指的是什么或者說這些數(shù)字又是什么含義？
?
這代表晶體管和晶體管之間導(dǎo)線連線的寬度，即 CPU 的上形成的互補(bǔ)氧化物金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管柵極的寬度，也被稱為柵長(zhǎng)。
?
晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。
隨著制程微縮，這組“數(shù)字”的變得魔幻起來，制程節(jié)點(diǎn)不再與柵長(zhǎng)相符合。據(jù) Linley Group 與 Techinsights 分析的結(jié)果，臺(tái)積電、三星、英特爾 16/14 納米看上去“灌水”明顯。
Linley Group：
Techinsights：
關(guān)于這場(chǎng)數(shù)字游戲，調(diào)研 The Linley Group 創(chuàng)辦人暨首席分析師 Linley Gwennap 曾表示這與市場(chǎng)營(yíng)銷是相關(guān)的，盡管節(jié)點(diǎn)名稱不再與實(shí)際柵長(zhǎng)相符合，不過，差距也不會(huì)太大。
?
?
上面的數(shù)字是否能證明相同工藝要比三星、臺(tái)積電厲害？
?
這個(gè)還不能很確定的回答，Gwennap 認(rèn)為臺(tái)積電與三星目前的制程節(jié)點(diǎn)仍落后于英特爾，以三星而言，14 nm 制程稱作 17nm 會(huì)較佳，而臺(tái)積電 16 nm 制程其實(shí)差不多是 19 nm。而工藝數(shù)字的不同程度“美化”，實(shí)際上是商業(yè)策略。但也有權(quán)威專家認(rèn)為英特爾、三星甚至臺(tái)積電在三者 14/16 nm 制程差距或許不大。
這場(chǎng)數(shù)字游戲背后還隱藏了什么？
?
柵長(zhǎng)可以分為光刻?hào)砰L(zhǎng)和物理柵長(zhǎng)，物理柵長(zhǎng)是光柵孔徑的絕對(duì)長(zhǎng)度，對(duì)應(yīng)參數(shù)所要求的柵長(zhǎng)；光刻?hào)砰L(zhǎng)則是由光刻技術(shù)所決定的。
?
由于在光刻中光存在衍射現(xiàn)象以及芯片制造中還要經(jīng)歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會(huì)導(dǎo)致光刻?hào)砰L(zhǎng)和實(shí)際柵長(zhǎng)不一致的情況。一般光刻?hào)砰L(zhǎng)要大于物理柵長(zhǎng)。另外，同樣的制程工藝下，實(shí)際柵長(zhǎng)也會(huì)不一樣，比如三星的 14nm 與英特爾的 14nm 制程芯片的實(shí)際柵長(zhǎng)依然有一定差距。
針對(duì)“數(shù)字”不對(duì)號(hào)的問題，我們也許可以這樣理解：
16/14/10nm 應(yīng)該是用物理柵長(zhǎng)來衡量的，經(jīng)過光的衍射，實(shí)際形成的光刻?hào)砰L(zhǎng)要長(zhǎng)一些且不同廠商的會(huì)有所不同。
物理柵長(zhǎng)上是否存在灌水現(xiàn)象依然是一個(gè)未知的問題，只能說有可能。還有一種可能，對(duì)于先進(jìn)制程而言，節(jié)點(diǎn)名稱并非與物理柵長(zhǎng)相符，但一直遵循著“乘以 0.714”的命名規(guī)則。
當(dāng)柵極長(zhǎng)度逼近 20nm 大關(guān)時(shí)，對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高。傳統(tǒng)的平面 MOSFET 結(jié)構(gòu)中，已不再適用。芯片制造商的晶體管從平面型進(jìn)化到 FinFET 工藝（鰭式場(chǎng)效應(yīng)晶體管），將電路通道升高為鯊魚鰭形狀，三面與柵極接觸，降低漏電和動(dòng)態(tài)功率損耗，改善功耗和發(fā)熱。FinFet 可以解決平面型設(shè)備的短溝道問題。FinFET 成為當(dāng)今的主流。
?
所以，現(xiàn)如今線寬也并非衡量半導(dǎo)體制程的唯一條件，也并非半導(dǎo)體廠技術(shù)能力的唯一評(píng)定標(biāo)準(zhǔn)。
當(dāng)熱衷于這場(chǎng)數(shù)字游戲的時(shí)候，也許我們需要去看看背后的工藝，比如前柵極和后柵極工藝。45nm 以下必要的 HKMG 技術(shù)中 Gate-first/Gate-last 成型工藝各有優(yōu)劣。
?
后柵極（Gate-last）成型 HKMG 技術(shù)制造的芯片，功耗更低、漏電更少，高頻（即高性能）運(yùn)行狀態(tài)也更穩(wěn)定；但是生產(chǎn)制造技術(shù)復(fù)雜、良品率低、初期很難大規(guī)模量產(chǎn)；（在沒有采用 3D 晶體管結(jié)構(gòu)前）管芯密度低，對(duì)晶圓的利用不夠經(jīng)濟(jì)；真正實(shí)用時(shí)，還需要用戶層面的配合，即客戶廠商根據(jù)需求配合修改電路設(shè)計(jì)。
英特爾為了追求未來的性能增長(zhǎng)選擇 Gate-last，其他廠商則選擇整體難度較小、眼下更容易實(shí)用的 Gate-first。英特爾從 45 納米開始用后柵工藝，4 年后臺(tái)積電 28 納米采用后柵極工藝，而三星 28 納米依然采用前柵工藝。
摩爾定律面臨挑戰(zhàn)的今天，制程微縮仍然會(huì)繼續(xù)，這已經(jīng)不是一場(chǎng)單純的數(shù)字競(jìng)賽，新工藝、新材料都會(huì)加入。如果英特爾 10nm 真如 MarkBohr 表達(dá)的“比以往任何一代工藝進(jìn)化都更激進(jìn)”，那這場(chǎng)競(jìng)賽將變得更加有看點(diǎn)。
與非網(wǎng)原創(chuàng)內(nèi)容，未經(jīng)許可，不得轉(zhuǎn)載！
《趣科技》原創(chuàng)專欄：
