芯耀
168
先進(jìn)封裝里的常見結(jié)構(gòu)？
| 結(jié)構(gòu)名稱 | 英文縮寫 | 說明 | 應(yīng)用場景 |
|---|---|---|---|
| 硅通孔 | TSV（Through-Silicon Via） | 在硅中開孔并填銅，垂直連接上下芯片 | 3D堆疊、HBM、高性能計算 |
| 玻璃通孔 | TGV（Through-Glass Via） | 類似TSV，但基材為玻璃 | 高頻RF、SiP、載板替代 |
| 銅柱凸塊 | Cu Pillar | 用于芯片與基板間的細(xì)pitch互連，電鍍銅+Sn帽 | Flip Chip、FCBGA |
| 重布線層 | RDL（Redistribution Layer） | 重新布局芯片I/O，通常多層金屬 | Fan-Out、InFO、2.5D封裝 |
| 金凸塊 | Au Bump | 用于金線焊接或TCB鍵合 | 高可靠性封裝、光電芯片 |
| 微凸點(diǎn) | μBump | 細(xì)pitch凸點(diǎn)（<30μm），實(shí)現(xiàn)die間連接 | 2.5D、3D-IC、HBM、Chiplet |
| 錫球 | solder ball | 用于焊接基板 | 幾乎所有芯片產(chǎn)品封裝都用得到 |
上表中結(jié)構(gòu)基本是先進(jìn)封裝工藝的“靈魂”。為什么要用電鍍而不用其他的金屬化手段？以上圖為例，先進(jìn)封裝中的結(jié)構(gòu)的高度至少要在幾微米到數(shù)百位米。只有電鍍的鍍速可以滿足，1ASD的電流密度，銅的電鍍速率為：0.2um/min。一般電流密度可以在1-15ASD范圍內(nèi)調(diào)節(jié)，因此鍍速可以達(dá)到驚人的3um/min。這是一般的PVD，CVD所達(dá)不到的。
閱讀全文
