【IC Glossary】什么是SerDes？

SerDes定義

SerDes是一種功能塊，用于對高速芯片間通信中使用的數(shù)字化數(shù)據(jù)進(jìn)行序列化和反序列化。用于高性能計算（HPC）、人工智能（AI）、汽車、移動和物聯(lián)網(wǎng)（IoT）應(yīng)用的現(xiàn)代片上系統(tǒng)（SoC）都實現(xiàn)了SerDes，這種SerDes能夠支持多種數(shù)據(jù)速率以及諸多標(biāo)準(zhǔn)，比如PCI?Express（PCIe）、MIPI、以太網(wǎng)、USB、USR/XSR。

SerDes的實現(xiàn)包括并行到串行（串行到并行）數(shù)據(jù)轉(zhuǎn)換、阻抗匹配電路和時鐘數(shù)據(jù)恢復(fù)功能。SerDes的主要作用是盡量減少I/O互連的數(shù)量。

為什么需要SerDes？

在多個IC中進(jìn)行分布式數(shù)據(jù)處理，需要IC之間實現(xiàn)高速數(shù)據(jù)傳輸。并行和串行是芯片之間傳輸數(shù)據(jù)的兩種方式。并行數(shù)據(jù)傳輸需要IC之間建立多個連接，而串行數(shù)據(jù)傳輸僅需一對連接。

如上表所示，串行數(shù)據(jù)傳輸具有低功耗、強大的EMI性能和簡單的封裝設(shè)計等優(yōu)點而成為理想的選擇。

SerDes應(yīng)用

SerDes是芯片間互連系統(tǒng)物理層的最基本構(gòu)建塊：

SerDes+物理編碼子層（PCS）=PHY（即物理層）

開放系統(tǒng)互連（OSI）模型將物理層（PHY）定義為負(fù)責(zé)數(shù)據(jù)傳輸和數(shù)據(jù)接收的抽象層。它是OSI模型中的最底層，其中還包括：

應(yīng)用層

表示層

會話層

傳輸層

網(wǎng)絡(luò)層

數(shù)據(jù)鏈路層

不同的協(xié)議對PHY提出了不同的抽象劃分。例如，IEEE 802.3定義的100G PHY具有以下抽象層：

在這個模型中，SerDes將實現(xiàn)PMA/PMD子層，該子層是負(fù)責(zé)接口初始化、編碼解碼和時鐘校準(zhǔn)的邏輯子塊。

新思科技提供哪些PHY IP解決方案？

新思科技是SoC設(shè)計領(lǐng)域中高質(zhì)量、經(jīng)過硅驗證的IP解決方案的領(lǐng)先供應(yīng)商，其SoC設(shè)計目前被廣泛應(yīng)用于眾多市場中的常見設(shè)備和系統(tǒng)，這些市場包括：

移動通訊

汽車

云計算

高性能計算（HPC）

人工智能（AI）

物聯(lián)網(wǎng)（IoT）

5G

新思科技全面的高速SerDes IP產(chǎn)品組合在功率、性能和面積方面都具有領(lǐng)先優(yōu)勢，使開發(fā)者能夠滿足超大規(guī)模數(shù)據(jù)中心、網(wǎng)絡(luò)和存儲應(yīng)用的高性能計算SoC的高效連接要求。

1. 1. 224G以太網(wǎng)PHY IP和112G以太網(wǎng)PHY IP為高達(dá)800G/1.6T的高性能計算SoC實現(xiàn)真正的長距離信道
   2. UALink PHY IP支持將AI加速器鏈路擴(kuò)展至高達(dá)200Gbps
   3. 56G以太網(wǎng)PHY IP可滿足高達(dá)400G以太網(wǎng)應(yīng)用的覆蓋范圍和性能要求
   4. Die-to-Die PHY IP適用于UCIe和112G XSR
   5. 多協(xié)議PHY支持以太網(wǎng)、PCI Express、CCIX、CXL和更多的協(xié)議
   6. PCI Express PHY IP可在先進(jìn)的鰭式場效應(yīng)晶體管（FinFET）制程工藝下，為高達(dá)128GT/s的片上系統(tǒng)（SoC）實現(xiàn)高性能、低功耗的連接