796
歡迎各位朋友關(guān)注“郝旭帥電子設(shè)計團隊”公眾號，公眾號會定時更新相關(guān)技術(shù)類資料、軟件等等，感興趣的朋友可以瀏覽一下本公眾號的其他“模塊”，希望各位朋友都能在本公眾號獲得一些自己想要的“東西”。
本篇主要討論Xilinx A7 FPGA的DONE信號說明
DONE信號是FPGA完成配置和初始化后輸出的關(guān)鍵狀態(tài)指示信號。當(dāng)FPGA成功加載配置數(shù)據(jù)（如從外部Flash或JTAG接口）并通過校驗后，DONE信號會拉高，表明FPGA已準備好進入正常工作模式。
FPGA配置過程分為三個階段：復(fù)位、配置數(shù)據(jù)加載、初始化。DONE信號在其中的關(guān)鍵節(jié)點如下：
復(fù)位階段
FPGA上電后，若nCONFIG引腳被拉低，DONE信號保持低電平，所有I/O處于高阻態(tài)。
配置完成階段
當(dāng)配置數(shù)據(jù)加載完畢并通過CRC校驗后，DONE信號從低電平變?yōu)楦咦钁B(tài)，需通過外部上拉電阻拉高，標志配置階段結(jié)束。
初始化階段
DONE信號拉高后，F(xiàn)PGA開始初始化內(nèi)部邏輯和I/O寄存器，完成后進入用戶模式。
上拉電阻阻值選擇
典型阻值：Xilinx FPGA推薦使用330Ω上拉電阻（而非常見的4.7kΩ），以避免DONE信號爬升過慢導(dǎo)致初始化失敗。
失效案例：若使用4.7kΩ電阻，在配置時鐘頻率較高時，DONE信號可能因上升時間不足導(dǎo)致GTS事件（I/O使能）失敗。
Altera FPGA的等效信號為CONF_DONE，其設(shè)計原則與Xilinx類似。
本篇內(nèi)容中有部分資源來源于網(wǎng)絡(luò)，如有侵權(quán)，請聯(lián)系作者。
