海光社招崗位曝光

海光信息新open社招崗位，至少需要3年Match的工作和項(xiàng)目經(jīng)驗(yàn)。(有需要的請(qǐng)看)

1. 處理器設(shè)計(jì)專(zhuān)家

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

負(fù)責(zé)在CPU微架構(gòu)邏輯設(shè)計(jì)某一技術(shù)方向產(chǎn)品技術(shù)競(jìng)爭(zhēng)力達(dá)到國(guó)內(nèi)領(lǐng)先、國(guó)際先進(jìn)水平跟蹤新結(jié)構(gòu)、新方法，識(shí)別技術(shù)發(fā)展趨勢(shì)，規(guī)劃關(guān)鍵技術(shù)演進(jìn)路徑參與關(guān)鍵技術(shù)點(diǎn)評(píng)審、決策指導(dǎo)、帶領(lǐng)高級(jí)主管及以上工程師開(kāi)展創(chuàng)新型研發(fā)工作

任職要求：

業(yè)界領(lǐng)先CPU研發(fā)團(tuán)隊(duì)的核心骨干10年以上高性能CPU微結(jié)構(gòu)設(shè)計(jì)、高主頻低功耗技術(shù)研發(fā)經(jīng)驗(yàn)精通微結(jié)構(gòu)與power,perf,area(PPA)交互良好團(tuán)隊(duì)合作精神，工作態(tài)度積極

2. 處理器設(shè)計(jì)工程師

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

負(fù)責(zé)電路的性能、功耗、面積進(jìn)行評(píng)估與架構(gòu)一起優(yōu)化微架構(gòu)實(shí)現(xiàn)處理器內(nèi)部模塊設(shè)計(jì)和代碼編寫(xiě)負(fù)責(zé)模塊級(jí)的功能驗(yàn)證和性能分析，協(xié)助驗(yàn)證工程師進(jìn)行系統(tǒng)級(jí)仿真驗(yàn)證負(fù)責(zé)處理器電路性能和功耗優(yōu)化設(shè)計(jì)文檔撰寫(xiě)

任職要求：

計(jì)算機(jī)科學(xué)、計(jì)算機(jī)工程或電子工程等相關(guān)專(zhuān)業(yè)學(xué)位，碩士以上學(xué)歷優(yōu)先考慮。3年以上相關(guān)工作經(jīng)驗(yàn)熟練掌握verilog/VHDL設(shè)計(jì)語(yǔ)言掌握基本IC設(shè)計(jì)流程，能與架構(gòu)和后端一起進(jìn)行設(shè)計(jì)優(yōu)化

擁有以下經(jīng)驗(yàn)者優(yōu)先考慮：

能進(jìn)行時(shí)序和功耗調(diào)優(yōu)擁有計(jì)算機(jī)體系結(jié)構(gòu)知識(shí)，X86/RISC-V/ARM或任何一種處理器架構(gòu)和微架構(gòu)推測(cè)執(zhí)行和亂序執(zhí)行, Cache Coherence，Power Management，Security等領(lǐng)域知識(shí)熟練掌握仿真、DC綜合、形式驗(yàn)證、STA時(shí)序分析及驗(yàn)證、PTPX功耗分析等技能有最新處理器設(shè)計(jì)經(jīng)驗(yàn)

3. 處理器中端實(shí)現(xiàn)工程師

工作地點(diǎn)：北京 上海

工作職責(zé)：

負(fù)責(zé)綜合技術(shù)探索，尋找適合CPU設(shè)計(jì)的in-house工具的算法，提升CPU開(kāi)發(fā)效率以及優(yōu)化性能和功耗針對(duì)結(jié)構(gòu)化設(shè)計(jì)優(yōu)化半定制化電路設(shè)計(jì)效率和性能，包括但不限于定制化placement等持續(xù)挖掘工藝的優(yōu)勢(shì)，找到適應(yīng)工藝特性的方法，獲取最優(yōu)的PPA收益探索低功耗流程，包括但不限于減少glitch導(dǎo)致功耗，減少整體的cap等探索net優(yōu)化方法以及約束工具為特定電路選擇合適cell達(dá)到全局最優(yōu)

任職要求：

微電子、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)碩士及以上學(xué)歷6年以上芯片設(shè)計(jì)實(shí)現(xiàn)經(jīng)驗(yàn)，有高性能或低功耗產(chǎn)品成功量產(chǎn)經(jīng)驗(yàn)者優(yōu)先掌握Verilog語(yǔ)言，靜態(tài)時(shí)序概念清晰熟悉前端設(shè)計(jì)流程（Synthesis/Timing/LEC/CDC/ECO等）以及熟悉EDA工具（DesignCompiler/Genus, PrimeTime, Formality/Conformal, Spyglass/0in, VCLP, ICC2/FC/Innovus等）熟悉腳本語(yǔ)言，tcl，perl，或python具有良好的溝通與組織協(xié)調(diào)能力

4. PHY數(shù)字邏輯設(shè)計(jì)與Serdes設(shè)計(jì)工程師

工作地點(diǎn)：北京 上海 蘇州 成都 天津
5年以上工作經(jīng)驗(yàn)

工作職責(zé)：

負(fù)責(zé)PacketToPacket、Chiplet高速互連接口配套數(shù)字邏輯設(shè)計(jì)開(kāi)發(fā)，模擬IP對(duì)接維護(hù)與管理，基于規(guī)格需求的設(shè)計(jì)方案制定、文檔編寫(xiě)及設(shè)計(jì)開(kāi)發(fā)負(fù)責(zé)DXIO/PCS/USB/SATA/XGBE等模塊設(shè)計(jì)實(shí)現(xiàn)，編寫(xiě)Spec、設(shè)計(jì)文檔和RTL代碼配合中后端人員，分析處理DFX、SYN、SDC、STA、GCA、CDC、EGADS等報(bào)告和問(wèn)題配合驗(yàn)證和測(cè)試人員，分析仿真驗(yàn)證、EMU測(cè)試、芯片測(cè)試和芯片使用中的各種問(wèn)題負(fù)責(zé)硅后問(wèn)題調(diào)試與解決

任職要求：

熟練掌握芯片設(shè)計(jì)、芯片驗(yàn)證流程及VCS、Verdi等調(diào)試工具有大規(guī)模邏輯電路設(shè)計(jì)經(jīng)驗(yàn)，具備成功流片經(jīng)歷從事過(guò)PHY IP開(kāi)發(fā)、調(diào)試工作，具備流片經(jīng)歷經(jīng)驗(yàn)優(yōu)先掌握數(shù)字設(shè)計(jì)物理實(shí)現(xiàn)約束原理，熟悉SYN、SDC、STA、UPF，熟悉低功耗設(shè)計(jì)熟悉LINT, CDC等代碼質(zhì)量檢查，熟悉SDC及前后端交互流程熟練掌握LINT/CDC代碼檢查流程及Check Rule熟悉常用AXI總線(xiàn)等IP設(shè)計(jì)，具有多年RTL編寫(xiě)經(jīng)驗(yàn)者優(yōu)先熟悉PCIe、XGBE、IB物理層協(xié)議和設(shè)計(jì)或有相關(guān)經(jīng)驗(yàn)者優(yōu)先

5. PCS/PHY驗(yàn)證工程師

工作地點(diǎn)：天津市、上海市、成都市

工作職責(zé)：

負(fù)責(zé)高速接口模塊及子系統(tǒng)的PCS/PHY層功能驗(yàn)證，根據(jù)設(shè)計(jì)文檔及協(xié)議規(guī)范，制定驗(yàn)證計(jì)劃，驗(yàn)證策略根據(jù)驗(yàn)證計(jì)劃，編寫(xiě)驗(yàn)證平臺(tái)，驗(yàn)證用例，分析調(diào)試驗(yàn)證用例代碼及功能覆蓋率收集、分析與提升子系統(tǒng)/模塊級(jí)仿真驗(yàn)證的覆蓋率開(kāi)展驗(yàn)證質(zhì)量檢查活動(dòng)，確保達(dá)到tape out要求建立和改進(jìn)驗(yàn)證任務(wù)的流程、規(guī)范和方法配合相關(guān)團(tuán)隊(duì)進(jìn)行硅后問(wèn)題，EMU問(wèn)題調(diào)試

任職要求：

熟練掌握System Verilog和UVM驗(yàn)證方法學(xué)，能獨(dú)立搭建驗(yàn)證環(huán)境的和制定測(cè)試驗(yàn)證計(jì)劃熟練掌握一種或多種計(jì)算機(jī)程序設(shè)計(jì)語(yǔ)言或工具：C , Perl , Python , Shell, make, ruby等熟悉驗(yàn)證相關(guān)EDA工具(VCS, Verdi)的使用，熟悉formal驗(yàn)證工具優(yōu)先熟悉IC驗(yàn)證開(kāi)發(fā)流程熟練掌握數(shù)字電路的知識(shí)，熟悉計(jì)算機(jī)組成原理，計(jì)算機(jī)體系結(jié)構(gòu)具有非常強(qiáng)的問(wèn)題分析解決能力，良好的團(tuán)隊(duì)溝通協(xié)調(diào)能力，學(xué)習(xí)能力具有高速串行接口協(xié)議的相關(guān)驗(yàn)證經(jīng)驗(yàn)，如：PCIE、USB、SATA、Ethernet等優(yōu)先，具有基本的Serdes PHY應(yīng)用知識(shí)更佳計(jì)算機(jī)，電子等相關(guān)專(zhuān)業(yè)優(yōu)先，本科及以上掌握門(mén)級(jí)仿真的流程及基本知識(shí)，具有門(mén)級(jí)仿真經(jīng)驗(yàn)優(yōu)先

6. CPU AI架構(gòu)工程師

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

關(guān)注AI和大模型LLM領(lǐng)域的最新發(fā)展動(dòng)態(tài)，分析業(yè)內(nèi)常用的AI/LLM應(yīng)用框架在CPU側(cè)的workload負(fù)載特性，指導(dǎo)CPU架構(gòu)在AI/LLM領(lǐng)域的設(shè)計(jì)優(yōu)化并為下一代CPU產(chǎn)品的在AI應(yīng)用方面的演進(jìn)方向提供建議關(guān)注CPU相關(guān)的產(chǎn)業(yè)界/學(xué)術(shù)界最新發(fā)展動(dòng)態(tài)，與CPU架構(gòu)師一起，針對(duì)CPU產(chǎn)品做架構(gòu)設(shè)計(jì)優(yōu)化與參數(shù)調(diào)優(yōu)

任職要求：

至少5年工作經(jīng)驗(yàn)熟悉AI/LLM大模型應(yīng)用workload特性，熟悉AI/LLM訓(xùn)練推理軟件框架，例如Megatron-LM/DeepSpeed/vLLM等熟悉x86或ARM平臺(tái)針對(duì)“架構(gòu)/微架構(gòu)特性”進(jìn)行性能調(diào)優(yōu)的方法熟悉vTune/Perf等性能分析工具的使用與解決性能問(wèn)題的方法了解多核處理器的架構(gòu)特點(diǎn)，例如：亂序特性/cache一致性/互聯(lián)/訪(fǎng)存等

加分項(xiàng)：

有x86或ARM平臺(tái)AI/LLM/HPC等各類(lèi)workload負(fù)載特性分析與性能調(diào)優(yōu)經(jīng)驗(yàn)者優(yōu)先有LLM大模型CPU平臺(tái)部署或算子調(diào)優(yōu)相關(guān)經(jīng)驗(yàn)者優(yōu)先有CPU集群/分布式系統(tǒng)部署與性能調(diào)優(yōu)經(jīng)驗(yàn)者優(yōu)先

7. 算法IC設(shè)計(jì)工程師

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

分析項(xiàng)目需求，選擇適合的算法模型和架構(gòu)，對(duì)性能、功耗及面積進(jìn)行分析和權(quán)衡，進(jìn)行微架構(gòu)設(shè)計(jì)，制定相關(guān)的設(shè)計(jì)規(guī)格和文檔；交付算法IP算法IP功能設(shè)計(jì)、安全設(shè)計(jì)和實(shí)現(xiàn)：負(fù)責(zé)設(shè)計(jì)和實(shí)現(xiàn)密碼IP模塊，確保其功能符合安全要求根據(jù)項(xiàng)目需求，完成相關(guān)模塊的驗(yàn)證，確保模塊功能符合設(shè)計(jì)規(guī)范針對(duì)算法模塊，進(jìn)行性能、功耗的優(yōu)化，滿(mǎn)足項(xiàng)目的具體需求負(fù)責(zé)優(yōu)化算法和架構(gòu)，以提高系統(tǒng)性能和降低功耗

任職要求：

計(jì)算機(jī)、電子工程及相關(guān)專(zhuān)業(yè)碩士以上學(xué)歷，具有3年以上工作經(jīng)驗(yàn)精通數(shù)字信號(hào)處理算法、圖像處理、加密算法等相關(guān)領(lǐng)域的技術(shù)熟悉ASIC/FPGA開(kāi)發(fā)流程及相關(guān)設(shè)計(jì)工具（如Vivado, Synopsys, Cadence等）熟悉Python、Matlab等編程語(yǔ)言，能夠進(jìn)行算法的仿真與驗(yàn)證具備扎實(shí)的數(shù)字電路基礎(chǔ)和良好的邏輯思維能力良好的溝通能力和團(tuán)隊(duì)協(xié)作精神

優(yōu)先條件：

有密碼學(xué)相關(guān)算法（如AES, RSA, ECC等）開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先有數(shù)字信號(hào)處理相關(guān)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先有AI/ML相關(guān)算法開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先熟悉硬件設(shè)計(jì)與開(kāi)發(fā)、RTL設(shè)計(jì)等方面的知識(shí)者優(yōu)先

8. 低功耗設(shè)計(jì)工程師

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

負(fù)責(zé)低功耗芯片架構(gòu)和設(shè)計(jì)方案的研究，探索高效能低功耗設(shè)計(jì)的實(shí)現(xiàn)方法優(yōu)化芯片設(shè)計(jì)，以降低功耗，提升效率根據(jù)項(xiàng)目需求，制定相關(guān)功耗預(yù)算、進(jìn)行功耗分析并提出優(yōu)化建議負(fù)責(zé)設(shè)計(jì)階段的功耗分析，確保設(shè)計(jì)滿(mǎn)足功耗要求協(xié)調(diào)和支持與功耗相關(guān)的驗(yàn)證和測(cè)試工作，跟蹤功耗測(cè)試結(jié)果并提出改進(jìn)方案

任職要求：

電子工程、計(jì)算機(jī)或相關(guān)專(zhuān)業(yè)碩士及以上學(xué)歷，具有3年以上相關(guān)工作經(jīng)驗(yàn)熟悉數(shù)字電路的功耗分析方法與工具，了解功耗優(yōu)化的設(shè)計(jì)技巧精通低功耗技術(shù)，熟悉動(dòng)態(tài)功耗管理、時(shí)鐘門(mén)控、功耗優(yōu)化等方面的設(shè)計(jì)熟悉Power/Area/Performance (PAP)設(shè)計(jì)平衡，具有實(shí)際的低功耗芯片設(shè)計(jì)經(jīng)驗(yàn)熟悉低功耗設(shè)計(jì)相關(guān)EDA工具（如PrimeTime PX, PowerCompiler等）具有強(qiáng)烈的創(chuàng)新精神、團(tuán)隊(duì)協(xié)作能力及較強(qiáng)的溝通能力

優(yōu)先條件：

有芯片流片經(jīng)驗(yàn)者優(yōu)先有ARM架構(gòu)、SOC設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先有射頻或高速電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先

9. 驗(yàn)證工程師（數(shù)字設(shè)計(jì)方向）

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

負(fù)責(zé)芯片數(shù)字部分的驗(yàn)證工作，確保設(shè)計(jì)符合功能和性能要求設(shè)計(jì)和實(shí)現(xiàn)驗(yàn)證計(jì)劃，并編寫(xiě)驗(yàn)證用例，執(zhí)行驗(yàn)證工作并分析驗(yàn)證結(jié)果負(fù)責(zé)開(kāi)發(fā)驗(yàn)證環(huán)境和測(cè)試平臺(tái)，進(jìn)行仿真、模擬和硬件驗(yàn)證與開(kāi)發(fā)團(tuán)隊(duì)協(xié)作，幫助調(diào)試和優(yōu)化數(shù)字設(shè)計(jì)，解決驗(yàn)證過(guò)程中發(fā)現(xiàn)的問(wèn)題

任職要求：

計(jì)算機(jī)、電子或相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷，具有3年以上數(shù)字設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)熟悉SystemVerilog，UVM等驗(yàn)證語(yǔ)言，能夠獨(dú)立搭建驗(yàn)證環(huán)境具有豐富的數(shù)字電路設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn)，熟悉RTL設(shè)計(jì)流程熟悉常用EDA工具，如VCS、ModelSim、Verdi等能夠分析并解決復(fù)雜的設(shè)計(jì)和驗(yàn)證問(wèn)題良好的溝通和團(tuán)隊(duì)合作能力

優(yōu)先條件：

有高速接口設(shè)計(jì)（如PCIe、Ethernet等）驗(yàn)證經(jīng)驗(yàn)者優(yōu)先有CPU架構(gòu)或SOC設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)者優(yōu)先熟悉硬件/軟件協(xié)同驗(yàn)證及仿真加速方法者優(yōu)先

10. FPGA工程師

工作地點(diǎn)：北京 上海 蘇州 成都

工作職責(zé)：

負(fù)責(zé)FPGA設(shè)計(jì)與實(shí)現(xiàn)，進(jìn)行功能驗(yàn)證、時(shí)序優(yōu)化、性能調(diào)優(yōu)基于系統(tǒng)設(shè)計(jì)需求，完成FPGA架構(gòu)和模塊設(shè)計(jì)，并編寫(xiě)相關(guān)文檔參與硬件設(shè)計(jì)評(píng)審，設(shè)計(jì)及調(diào)試驗(yàn)證工作，確保項(xiàng)目按時(shí)交付進(jìn)行FPGA的功能驗(yàn)證、測(cè)試及系統(tǒng)級(jí)調(diào)試，確保芯片符合設(shè)計(jì)要求

任職要求：

電子工程、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷，具有3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)精通Verilog/VHDL語(yǔ)言，熟悉FPGA開(kāi)發(fā)工具（如Vivado、Quartus等）熟悉FPGA硬件設(shè)計(jì)流程，能夠獨(dú)立完成FPGA設(shè)計(jì)、開(kāi)發(fā)和調(diào)試熟悉FPGA驗(yàn)證方法和工具，具有一定的時(shí)序和性能優(yōu)化能力良好的團(tuán)隊(duì)合作能力和溝通能力

優(yōu)先條件：

有高速數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先有Xilinx、Intel FPGA開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先有嵌入式系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先

如何申請(qǐng)：如果您有興趣并符合要求，請(qǐng)發(fā)送您的簡(jiǎn)歷和相關(guān)材料至招聘郵箱，或者直接聯(lián)系文章末尾的小助手微信號(hào)進(jìn)行私聊咨詢(xún)。