2596
作者：暢秋
4月下旬，臺(tái)積電發(fā)布了一種新版本4nm制程工藝——N4C，計(jì)劃在2025年上線量產(chǎn)。這款工藝產(chǎn)品的核心價(jià)值是降低了成本。
雖然臺(tái)積電的大部分精力都集中在其領(lǐng)先的制程節(jié)點(diǎn)上，如N3E和N2，但在未來幾年，大量芯片仍將繼續(xù)使用5nm和4nm制程。
N4C屬于該公司5nm制程系列，為了進(jìn)一步降低制造成本，N4C進(jìn)行了一些修改，包括重新構(gòu)建其標(biāo)準(zhǔn)單元和SRAM，更改一些設(shè)計(jì)規(guī)則，以及減少掩膜層數(shù)量。通過以上改進(jìn)措施，N4C能實(shí)現(xiàn)更小的芯片尺寸并降低生產(chǎn)復(fù)雜性，從而將芯片成本降低8.5%左右。
此外，N4C具有與N4P相同的晶圓級(jí)缺陷密度率，由于芯片面積減小，N4C將實(shí)現(xiàn)更高的良率，良率提高，就意味著成本下降。臺(tái)積電表示，N4C為客戶提供了多種選擇，以在成本效益和設(shè)計(jì)工作量之間找到更好的平衡。
2023下半年，臺(tái)積電為客戶量產(chǎn)了3nm制程芯片，版本是N3B，它的高成本是一個(gè)問題，在進(jìn)一步優(yōu)化3nm工藝，以降低成本的同時(shí)，臺(tái)積電又推出了N4C，充分體現(xiàn)出那些希望使用更具成本效益的FinFET制程節(jié)點(diǎn)客戶的心聲。隨著先進(jìn)制程工藝發(fā)展到3nm，在成本壓力面前，強(qiáng)如臺(tái)積電這樣的晶圓代工大廠也不得不想辦法節(jié)流，以節(jié)約資本支出。
?01財(cái)報(bào)與資本支出體現(xiàn)成本壓力
臺(tái)積電2023年第三季度的財(cái)報(bào)顯示，季度營(yíng)收172.8億美金，環(huán)比增加10.2%，但同比下降14.6%。由于整體營(yíng)收增長(zhǎng)情況不佳，臺(tái)積電明顯收縮了最近3年持續(xù)高企的資本支出。
2024年4月18日，臺(tái)積電發(fā)布了2024年第一季度財(cái)報(bào)，其中，最受關(guān)注的兩項(xiàng)數(shù)據(jù)是營(yíng)收和毛利率。在這一季度內(nèi)，該公司單片晶圓（等效12英寸）收入約為6228美元，環(huán)比下降407美元。進(jìn)入一季度，3nm出貨量下降，拉低了產(chǎn)品均價(jià)。該季度內(nèi)，臺(tái)積電平均固定成本（折舊攤銷）約為1671美元/片，環(huán)比增加73美元/片，3nm的量產(chǎn)帶動(dòng)折舊攤銷總量提升，從而帶動(dòng)單位固定成本增加。平均可變成本（其它制造費(fèi)用）約為1252美元/片，環(huán)比下降266美元/片。
綜上，單片毛利為3305美元，環(huán)比下降214美元，單位價(jià)格減少了407美元，單位成本減少了193美元。雖然3nm的量產(chǎn)能帶動(dòng)該公司出貨均價(jià)提升（提升至6000美元以上），對(duì)毛利率有正向作用，但同時(shí)，成本端的增加影響了毛利率。結(jié)合該公司對(duì)下季度的毛利率指引（51%-53%）來看，其毛利率仍將繼續(xù)在低位徘徊。另外，二季度電力成本的增加，也將對(duì)該公司毛利率產(chǎn)生影響。
從以上財(cái)報(bào)數(shù)據(jù)可以看出，臺(tái)積電面對(duì)著較大的成本壓力，必須想辦法降低成本。進(jìn)入2024年以后，傳臺(tái)積電將在原計(jì)劃的基礎(chǔ)上增加全年的資本支出（原計(jì)劃280億~320億美元），但一季度財(cái)報(bào)發(fā)布會(huì)上，該公司表示，將維持原來的資本支出計(jì)劃不變。這是臺(tái)積電對(duì)全年市況研判，以及成本控制需求綜合考量的結(jié)果。不久前，EUV光刻機(jī)龍頭ASML發(fā)布了2024年第一季度財(cái)報(bào)，營(yíng)收為52.9億歐元，低于市場(chǎng)預(yù)期（54.7億歐元）。
本季度收入下滑，很重要的一個(gè)原因是臺(tái)積電及韓國(guó)客戶拉貨明顯放緩了。EUV和ArFi是該公司的主要收入來源，約占據(jù)其收入的70%。本季度收入的同比下滑，主要是客戶對(duì)EUV等產(chǎn)品的拉貨放緩造成的。
整體來看，ASML的財(cái)報(bào)不太理想，收入和利潤(rùn)都出現(xiàn)明顯下滑。作為大客戶，臺(tái)積電對(duì)EUV設(shè)備需求的減少，直接導(dǎo)致ASML營(yíng)收下滑。這也從一個(gè)側(cè)面體現(xiàn)出臺(tái)積電對(duì)成本控制的考量。為了解決成本，臺(tái)積電將工作重心放在了先進(jìn)封裝方面，因?yàn)樗饶軡M足客戶對(duì)先進(jìn)制程芯片的訂單需求，同時(shí)還可以節(jié)約成本，相對(duì)而言，臺(tái)積電對(duì)EUV光刻系統(tǒng)的需求減弱了。
?02更先進(jìn)制程的高成本
4nm和3nm是已經(jīng)量產(chǎn)的制程，成本已經(jīng)如此之高，正在準(zhǔn)備量產(chǎn)的2nm制程成本會(huì)更高。International Business Strategies（IBS）的分析師認(rèn)為，與3nm處理器相比，2nm芯片成本將增長(zhǎng)約50%。
IBS估計(jì)，一個(gè)產(chǎn)能約為每月50000片晶圓（WSPM）的2nm產(chǎn)線的成本約為280億美元，而具有類似產(chǎn)能的3nm產(chǎn)線的成本約為200億美元。增加的成本，很大一部分來自于EUV光刻設(shè)備數(shù)量的增加，這將大大增加每片晶圓和每個(gè)芯片的生產(chǎn)成本，而能夠接受如此高成本芯片的廠商，只有蘋果、AMD、英偉達(dá)和高通等少數(shù)幾家。
IBS估計(jì)，2025~2026年，使用臺(tái)積電N2工藝加工單個(gè)12英寸晶圓將花費(fèi)蘋果約30000美元，而基于N3工藝的晶圓成本約為20000美元。隨著對(duì)AI處理器需求的增加，英偉達(dá)在臺(tái)積電收入中的份額可能會(huì)在2024年增加，該公司已經(jīng)預(yù)訂了臺(tái)積電晶圓代工和CoWoS封裝產(chǎn)能，以確保其用于AI的優(yōu)質(zhì)處理器的穩(wěn)定供應(yīng)。
今年，AMD在臺(tái)積電總營(yíng)收中的份額有望超過10%。正是有蘋果、英偉達(dá)、AMD等大客戶下單，臺(tái)積電才會(huì)大規(guī)模投資最先進(jìn)制程，否則，像3nm和2nm這樣燒錢的制程產(chǎn)線，是很難持續(xù)支撐下去的。
但是，就目前的情況來看，臺(tái)積電對(duì)2024全年的晶圓代工市場(chǎng)預(yù)判較為保守，認(rèn)為之前的預(yù)估過于樂觀了（之前預(yù)估該行業(yè)年增長(zhǎng)20%左右），現(xiàn)在看來，增長(zhǎng)率可能只有10%左右。在這種情況下，雖然有大客戶的訂單，也必須控制一下成本和資本支出了。
?03三星從臺(tái)積電的高成本中獲益
作為臺(tái)積電的最大競(jìng)爭(zhēng)對(duì)手，三星很難在原有的競(jìng)爭(zhēng)體系中實(shí)現(xiàn)突破，然而，這兩家在美國(guó)大規(guī)模建廠的舉動(dòng)，給三星提供了機(jī)會(huì)，因?yàn)榕c中國(guó)臺(tái)灣地區(qū)相比，臺(tái)積電在美國(guó)制造的4nm和5nm制程芯片的成本至少高出20%~30%。
據(jù)悉，臺(tái)積電已經(jīng)開始與客戶討論美國(guó)新建晶圓廠芯片訂單并協(xié)商新定價(jià)。臺(tái)積電在日本熊本也在建晶圓廠，將在那里生產(chǎn)12nm、16nm、22nm和28nm芯片。據(jù)報(bào)道，臺(tái)積電日本工廠生產(chǎn)的芯片成本將高出10%~15%。以上這些消息對(duì)三星晶圓代工業(yè)務(wù)來說可能是一件好事，因?yàn)樗梢砸缘陀谂_(tái)積電的價(jià)格提供相同制程芯片的代工服務(wù)，有望從臺(tái)積電那里搶走一些客戶訂單。
有消息稱，三星已經(jīng)接到AMD和谷歌的4nm芯片訂單，AMD的下一代CPU和GPU產(chǎn)品，以及谷歌的Tensor G3，可以使用三星改進(jìn)版本的4nm工藝制造，可實(shí)現(xiàn)更好的能效和性能。2023年，三星和Ambarella達(dá)成協(xié)議，代工生產(chǎn)后者用于處理L2~L4級(jí)自動(dòng)駕駛數(shù)據(jù)的CV3-AD685芯片。此外，三星還贏得了Mobileye的ADAS芯片生產(chǎn)訂單，先前，Mobileye是在臺(tái)積電那里下單的。還有媒體報(bào)道稱，三星將再分食特斯拉下一代全自動(dòng)輔助駕駛（FSD）芯片大單，據(jù)悉，下一代FSD芯片將采用三星的4nm制程生產(chǎn)。
前些年，三星是特斯拉較早版本FSD芯片的代工廠，后來，特斯拉選擇臺(tái)積電作為生產(chǎn)HW 5.0汽車芯片的主要合作伙伴，因?yàn)槟菚r(shí)三星的4nm制程良率落后臺(tái)積電太多。產(chǎn)業(yè)觀察人士指出，近一年來，三星4nm良率大幅提升，與臺(tái)積電的區(qū)別不大了，成為爭(zhēng)取特斯拉訂單回籠的關(guān)鍵。2023年5月，三星執(zhí)行董事長(zhǎng)李在镕和特斯拉CEO馬斯克會(huì)面，討論強(qiáng)化科技聯(lián)盟的方式時(shí)，便開始醞釀改變。
產(chǎn)業(yè)人士透露，李在镕在會(huì)議中，向馬斯克提出了難以拒絕的優(yōu)惠合約價(jià)格。面對(duì)三星4nm和3nm制程工藝水平、良率的提升，以及價(jià)格優(yōu)勢(shì)，臺(tái)積電必須在成本控制上多做些文章，否則毛利率會(huì)明顯下滑。
?04挖掘先進(jìn)封裝潛力
進(jìn)入2024年以來，由于iPhone訂單明顯減少，使得臺(tái)積電的4nm制程產(chǎn)能利用率只有70%左右。現(xiàn)在，4nm制程之所以填不滿，并非沒有訂單，而是因?yàn)槭芟抻谙冗M(jìn)封裝CoWoS產(chǎn)能。
作為AI芯片大戶，英偉達(dá)的新一代GPU B200的芯片尺寸比H100大一倍，將會(huì)消耗大量的晶圓產(chǎn)能，假如封裝產(chǎn)能（CoWoS）能同步跟上的話，就有機(jī)會(huì)把臺(tái)積電4nm的產(chǎn)能拉滿。臺(tái)積電AI占比能不能快速升高，是否上調(diào)資本支出，決定因子并非先進(jìn)制程的比重，而是與CoWoS封裝的產(chǎn)能規(guī)劃緊密相關(guān)。
行業(yè)預(yù)估，臺(tái)積電2024年的芯片產(chǎn)能將達(dá)到32萬片，2025年原本預(yù)估為45萬片，現(xiàn)在外資已經(jīng)上調(diào)到60萬片/年，上調(diào)幅度超過30%?？梢?，先進(jìn)封裝的地位明顯提升，已經(jīng)和4nm、3nm這些先進(jìn)制程并駕齊驅(qū)了。
除了5nm以下先進(jìn)制程芯片需要CoWoS這類先進(jìn)封裝外，從成本角度考量，相對(duì)于傳統(tǒng)封裝，3D封裝技術(shù)搭配先進(jìn)制程，是可以降低總體成本的，特別是對(duì)臺(tái)積電和三星這種量級(jí)的晶圓代工來說，將Chiplet（小芯片）和3D封裝相結(jié)合，將成為一種成本較低的解決方案。
目前，AI大芯片多由臺(tái)積電代工生產(chǎn)，而從未來的發(fā)展態(tài)勢(shì)來看，AI芯片的晶體管數(shù)量會(huì)不斷增加，由于是用于數(shù)據(jù)中心和云計(jì)算，對(duì)尺寸要求不高，因此，未來的AI芯片很可能會(huì)越來越大。臺(tái)積電正在通過CoWoS封裝技術(shù)，開發(fā)比AMD的Instinct MI300X和英偉達(dá)B200面積更大的AI芯片，封裝面積達(dá)到120mm x120mm。
這里簡(jiǎn)單介紹一下CoWoS（Chip On Wafer On Substrate），它是臺(tái)積電的一種2.5D封裝技術(shù)，由CoW和oS組合而來。先將芯片通過Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板（Substrate）連接，整合成CoWoS。該技術(shù)的核心是將不同的芯片堆疊在同一片硅中介層，以實(shí)現(xiàn)多顆芯片互聯(lián)。在硅中介層中，臺(tái)積電使用微凸塊（μBmps）、硅通孔（TSV）等技術(shù)，代替?zhèn)鹘y(tǒng)引線鍵合，用于裸片間連接，大大提高了互聯(lián)密度和數(shù)據(jù)傳輸帶寬。根據(jù)采用的不同中介層，臺(tái)積電把CoWoS封裝技術(shù)分為3種類型：CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）和CoWoS-L（Local Silicon Interconnect and RDL Interposer）。
臺(tái)積電的競(jìng)爭(zhēng)對(duì)手三星也在開發(fā)先進(jìn)封裝技術(shù)。為了與臺(tái)積電爭(zhēng)奪AI大芯片訂單，三星推出了FO-PLP先進(jìn)封裝技術(shù)，以吸引客戶。三星DS部門先進(jìn)封裝(AVP)團(tuán)隊(duì)正在研究將FO-PLP技術(shù)用于2.5D封裝，可將SoC和HBM整合到硅中介層，構(gòu)成完整芯片。
與CoWoS不同的是，F(xiàn)O-PLP 2.5D是在方形基板上封裝，CoWoS 2.5D采用的是圓形基板，F(xiàn)O-PLP不會(huì)有邊緣基板損耗問題，有較高生產(chǎn)率，但因要將芯片由晶圓移植到方形基板上，作業(yè)程序較復(fù)雜。若FO-PLP成功，三星就能將其晶圓代工和存儲(chǔ)器業(yè)務(wù)有機(jī)整合，可以為AI芯片客戶（如英偉達(dá)和AMD）提供一站式解決方案。如果能成真的話，三星將能提供有別于臺(tái)積電的差異化服務(wù)，為其爭(zhēng)奪訂單增加籌碼。除了2.5D，三星也在開發(fā)3D封裝技術(shù)。
據(jù)悉，該公司將使用 SAINT 技術(shù)（三星先進(jìn)互連技術(shù)），以更小的尺寸集成高性能芯片所需的內(nèi)存和處理器。知情人士表示，三星計(jì)劃推出三種SAINT技術(shù)：SAINT S，垂直堆疊SRAM芯片和CPU；SAINT D，用于CPU、GPU等處理器和DRAM的垂直封裝；SAINT L，堆疊應(yīng)用處理器。據(jù)悉，SAINT S方案已經(jīng)通過了驗(yàn)證測(cè)試，消息人士稱，三星與客戶進(jìn)行進(jìn)一步測(cè)試后，將于明年推出商業(yè)服務(wù)。
?05結(jié)語
先進(jìn)制程節(jié)點(diǎn)已經(jīng)發(fā)展到了3nm階段，2nm也將于2025年量產(chǎn)。這么先進(jìn)的制程技術(shù)，對(duì)設(shè)備、廠房、電力、技術(shù)人員的要求很高，花費(fèi)的資金不是一般晶圓廠能夠承受的，相關(guān)的芯片代工價(jià)格也不是一般IC設(shè)計(jì)公司能夠支付的。而且，隨著制程進(jìn)一步演進(jìn)，未來的1nm及以下更先進(jìn)制程的成本將高得嚇人。目前來看，這樣的高成本，就算是在最先進(jìn)制程工藝市場(chǎng)難求一敗的臺(tái)積電也無法完全承受，需要采取一些措施來降低成本。
同時(shí)，三星的先進(jìn)制程工藝與臺(tái)積電之間的差距越來越小，再加上其成本優(yōu)勢(shì)，臺(tái)積電的壓力不小，三星也有了贏得更多訂單的機(jī)會(huì)。隨著英特爾的加入，并不斷提升其晶圓代工市場(chǎng)影響力，將會(huì)給臺(tái)積電帶來更多壓力，如果不控制好成本，市占率和毛利率難以長(zhǎng)期保持目前的水平。
下載ECAD模型
