3946
受到人工智能/機(jī)器學(xué)習(xí)（AI/ML）和數(shù)據(jù)中心、云、高性能計(jì)算等數(shù)據(jù)密集型應(yīng)用的驅(qū)動(dòng)，數(shù)據(jù)中心架構(gòu)正在持續(xù)演進(jìn)，這對(duì)PCIe接口提出了更高的要求。
面對(duì)未來市場(chǎng)需求，近日Rambus發(fā)布了由PHY和控制器IP組成的PCI Express?（PCIe?）6.0接口子系統(tǒng)，這是繼今年年初Rambus推出PCIe 6.0控制器產(chǎn)品后的又一大動(dòng)作。
圖 | PCIe 性能加速隨著時(shí)間的推移（圖片來源：Rambus Inc.）
Rambus 戰(zhàn)略營(yíng)銷副總裁Matt Jones表示：“芯片設(shè)計(jì)周期通常都非常長(zhǎng)，而通過采用Rambus的PCIe 6.0接口子系統(tǒng)，可以降低芯片設(shè)計(jì)人員的設(shè)計(jì)復(fù)雜性。這是因?yàn)樵谶^去，芯片設(shè)計(jì)人員需要把PHY和控制器單獨(dú)拿來使用，同時(shí)還要重復(fù)一些冗雜的驗(yàn)證工作，而現(xiàn)在，Rambus PCIe 6.0接口子系統(tǒng)集成了控制器和PHY，并已經(jīng)經(jīng)過設(shè)計(jì)驗(yàn)證，可以直接在其芯片中實(shí)施?！?/p>
Matt Jones以數(shù)據(jù)中心舉了三個(gè)例子，在這三個(gè)例子中，每個(gè)示例都有一個(gè)存儲(chǔ)主機(jī)總線適配器、一個(gè)智能網(wǎng)卡和一個(gè)AI加速器或GPU卡。我們看到，PCIe PHY和控制器的組合提供了一個(gè)成熟的接口，可以從服務(wù)器主板上的PCIe插槽和物理接口連接到控制器芯片上。這三個(gè)例子都保證了PCIe或CXL接口是經(jīng)過硅驗(yàn)證的，并且不會(huì)增加設(shè)計(jì)復(fù)雜性。
圖 | 數(shù)據(jù)中心應(yīng)用示例（圖片來源：Rambus Inc.）
Rambus PCIe 6.0接口子系統(tǒng)有何特色？
Rambus PCIe 6.0接口子系統(tǒng)的數(shù)據(jù)傳輸速率高達(dá)64GT/s，并且經(jīng)過全面優(yōu)化，可滿足先進(jìn)異構(gòu)計(jì)算架構(gòu)的需求。該子系統(tǒng)中的PCIe控制器具備完整性和數(shù)據(jù)加密（IDE）引擎，專門用于保護(hù)PCIe鏈接和通過它們傳輸?shù)闹匾獢?shù)據(jù)。另外在PHY方面，它還提供對(duì)CXL 3.0的全面PHY支持，支持緩存一致性內(nèi)存共享、擴(kuò)展和池化的芯片級(jí)解決方案。
圖 | PCIe 6.0接口子系統(tǒng)（圖片來源：Rambus Inc.）
Rambus PCIe 6.0接口子系統(tǒng)有以下主要特性：
- 支持PCIe 6.0規(guī)范，包括64 GT/s數(shù)據(jù)傳輸速率和PAM4調(diào)制信號(hào)
- 實(shí)現(xiàn)低延遲前向糾錯(cuò)（FEC），保證鏈路穩(wěn)健性
- 支持固定尺寸的FLIT，可實(shí)現(xiàn)高帶寬效率
- 向后兼容PCIe 5.0、0和3.0/3.1
- 通過IDE引擎（控制器）實(shí)現(xiàn)最先進(jìn)的安全性
- 支持CXL 3.0，用于優(yōu)化內(nèi)存資源的新使用模式（PHY）
總的來講，PCIe 6.0能夠提供高帶寬，低功耗以及低延遲互聯(lián)，所以是數(shù)據(jù)中心以及很多其他數(shù)據(jù)應(yīng)用的非常理想的解決方案。
從NRZ切換到PAM4，PCIe 6.0的功耗是否會(huì)增加？
為了進(jìn)一步滿足PCIe 6.0達(dá)到64GT/s數(shù)據(jù)傳輸速率的需求，它的架構(gòu)必須要重新優(yōu)化和調(diào)整。同時(shí)，在整個(gè)電路和電路傳輸機(jī)制的配比上也存在著巨大的差異，其中最大的變化就是從不歸零編碼NRZ到四電平脈沖輔助調(diào)制PAM4的轉(zhuǎn)變。通常，在PAM4的編碼體系下，數(shù)據(jù)傳輸速率可以實(shí)現(xiàn)翻倍，但Rambus卻采用了和之前一樣的時(shí)鐘速率，即兩個(gè)比特。這是因?yàn)槿绻脗鹘y(tǒng)的方法，通過增加時(shí)鐘周期頻率來提升數(shù)據(jù)傳輸速率，毫無疑問功耗會(huì)顯著增加。
Matt Jones表示：“Rambus選擇的是另外一種方法來增加數(shù)據(jù)傳輸速率，即采用全新的L0p模式，在該模式下可以對(duì)信道進(jìn)行更加動(dòng)態(tài)化的調(diào)整和控制，可以在減少信道總數(shù)的情況下保證現(xiàn)有的數(shù)據(jù)傳輸速率。同時(shí)，在管理功耗過程中，PPA是非常重要的，所以在設(shè)計(jì)PCIe 6.0相關(guān)子系統(tǒng)產(chǎn)品時(shí)，我們也進(jìn)一步優(yōu)化了相關(guān)的設(shè)計(jì)?！?/p>
不過，Matt Jones也坦言：“基于上述全新的創(chuàng)新技術(shù)，可以實(shí)現(xiàn)對(duì)PCIe 6.0功耗的可控，但在對(duì)性能需求比較高的時(shí)候，我們的確會(huì)犧牲掉一部分功耗，但是在對(duì)性能要求沒有那么高的時(shí)候，我們?cè)诠纳暇涂梢詫?shí)現(xiàn)更強(qiáng)的可控性。所以整體來講，系統(tǒng)功耗在PCIe 6.0標(biāo)準(zhǔn)下是得到了優(yōu)化的?！?/p>
為什么PCIe 6.0可以提供對(duì)CXL 3.0的全面PHY支持？
關(guān)于PCIe 6.0可以提供對(duì)CXL 3.0的全面PHY支持，Matt Jones認(rèn)為這是CXL 3.0和CXL整個(gè)工作小組和委員會(huì)做出的一個(gè)非常聰明的決定，因?yàn)镃XL 3.0重新使用PCIe 6.0作為物理層的接口，并且重新復(fù)用了PCIe 6.0的電氣接口是一個(gè)非常重要的，可以保證兼容性的決定。從而可以確保在數(shù)據(jù)中心，各個(gè)服務(wù)器之間數(shù)據(jù)傳輸和數(shù)據(jù)移動(dòng)的一致性，可以在現(xiàn)有的服務(wù)器架構(gòu)下，在不改變現(xiàn)有PCIe插槽以及其他組件的前提下，進(jìn)一步實(shí)現(xiàn)低延遲，以及CXL 3.0所支持的閃存一致性。
值得一提的是，不管是PCIe 6.0還是CXL 3.0，它們所具備的更高數(shù)據(jù)傳輸速率都更好地與異構(gòu)計(jì)算所需要的分布式數(shù)據(jù)傳輸模式相吻合，兩者相輔相成。
Rambus大中華區(qū)總經(jīng)理蘇雷表示：“Rambus也發(fā)布了CXL內(nèi)存互聯(lián)計(jì)劃，CXL帶來了池化、內(nèi)存共享，還有內(nèi)存擴(kuò)展的概念，將從根本上改變整個(gè)數(shù)據(jù)中心的架構(gòu)，特別是池化解決方案，未來將直接提高數(shù)據(jù)中心內(nèi)存資源的利用率?！?/p>
PCIe 6.0可以給數(shù)據(jù)中心帶來哪些改變？
Matt Jones認(rèn)為PCIe 6.0的落地，將給數(shù)據(jù)中心帶來四個(gè)重要的變化，具體如下：
- 第一點(diǎn)，PCIe 6.0和64GT/s數(shù)據(jù)傳輸速率的提升，會(huì)帶來數(shù)據(jù)中心架構(gòu)的變化，這意味著越來越多的數(shù)據(jù)中心會(huì)向異構(gòu)計(jì)算進(jìn)行迭代和變化。
- 第二點(diǎn)，隨著PCIe 6.0的推出，數(shù)據(jù)中心本身的架構(gòu)會(huì)變得更加先進(jìn)，不管是分布式計(jì)算還是可組合的架構(gòu)。
- 第三點(diǎn)，隨著系統(tǒng)帶寬大幅提高，在異構(gòu)計(jì)算的模型之下，會(huì)催生出專門針對(duì)特別應(yīng)用所開發(fā)的不同加速器，而且也可以進(jìn)一步實(shí)現(xiàn)數(shù)據(jù)在不同組件之間傳輸效率的提升，然后針對(duì)不同的工作負(fù)載也會(huì)有一些具體的更好的應(yīng)用，比如高性能計(jì)算、云服務(wù)商工作負(fù)載的進(jìn)一步管理和優(yōu)化等。
- 第四點(diǎn)，隨著數(shù)據(jù)使用量的爆炸性增長(zhǎng)，以及人工智能和機(jī)器學(xué)習(xí)的持續(xù)發(fā)展，PCIe 6.0將使更大的數(shù)據(jù)集能夠在整個(gè)系統(tǒng)中移動(dòng)，以進(jìn)行處理，并提高數(shù)據(jù)中心的智能化。
PCIe的速率隨著迭代不斷提高，板級(jí)接口何時(shí)需要用到光纖連接？
PCIe的每一次迭代都會(huì)帶來速率的提高，當(dāng)PCIe發(fā)展到6代，甚至后面的7代以后，對(duì)板級(jí)接口方面的要求也會(huì)越來越高，或許會(huì)使用到光纖連接。當(dāng)前，不管是從系統(tǒng)層面，還是從研發(fā)層面，包括一些PCIe 的工作小組，大家也都在探討，并且已經(jīng)把這個(gè)問題納入日程。
對(duì)此，Matt Jones表示：“在不同的PCIe版本之間，到目前為止還是盡可能地做到對(duì)前代更好的兼容性，有關(guān)未來的發(fā)展我們很難推斷，以及預(yù)測(cè)未來的走向，未來什么時(shí)候，到底是在PCIe 7.0，還是PCIe 8.0，我們需要用到光纖的連接，這些都還是未知的。但是不管怎么樣，這個(gè)問題是必須要解決的。至于未來的發(fā)展方向，我們只能根據(jù)下一步的動(dòng)向來作出具體的決定?！?/p>
數(shù)據(jù)中心剛開始向PCIe 5.0過渡，PCIe 6.0何時(shí)能商業(yè)落地？
當(dāng)前，數(shù)據(jù)中心新的服務(wù)器平臺(tái)基本才開始向PCIe 5.0過渡，而Rambus現(xiàn)在就開始推出PCIe 6.0接口子系統(tǒng)方案，是否為時(shí)過早？答案肯定是否定的，因?yàn)楫?dāng)年P(guān)CIe 5.0的相關(guān)技術(shù)，Rambus等比較領(lǐng)先的廠商也是在多年以前就開始開發(fā)，到現(xiàn)在才能得到普及。
Matt Jones表示：“根據(jù)對(duì)既往模式的預(yù)估，PCIe 6.0現(xiàn)在已經(jīng)正式發(fā)布，預(yù)計(jì)需要兩年時(shí)間才能夠完成所有后續(xù)系統(tǒng)的籌備和開發(fā)，到2025年左右才會(huì)出現(xiàn)更大范圍的系統(tǒng)性應(yīng)用。不過兩年后設(shè)計(jì)完成，社會(huì)面對(duì)其進(jìn)一步的廣泛采納取決于很多其他因素，比如基礎(chǔ)設(shè)施、CPU和其他組件的準(zhǔn)備情況等?！?/p>
同時(shí)，關(guān)于PCIe 6.0首先會(huì)在哪些領(lǐng)域首先落地的問題，Matt Jones認(rèn)為，每次進(jìn)入新一代PCIe標(biāo)準(zhǔn)，最先推出相關(guān)產(chǎn)品并最先采納類似技術(shù)的都是那些大規(guī)模的云服務(wù)商，或者是一些終端用戶的應(yīng)用場(chǎng)景。針對(duì)PCIe 6.0，我們認(rèn)為那些針對(duì)專門應(yīng)用或者專門工作負(fù)載的加速器應(yīng)該最先會(huì)用到PCIe 6.0?！?/p>
