虛擬制造

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論
  • 浙江大學(xué)：虛擬制造+FabGPT助力DTCO
    2025年3月21日，在黃如院士和孫凝暉院士共同推動(dòng)下，由北京大學(xué)微納電子器件與集成技術(shù)全國(guó)重點(diǎn)實(shí)驗(yàn)室和中國(guó)科學(xué)院計(jì)算技術(shù)研究所處理器芯片全國(guó)重點(diǎn)實(shí)驗(yàn)室兩大首批標(biāo)桿實(shí)驗(yàn)室聯(lián)合主辦的“后摩爾時(shí)代微納電子與處理器芯片前沿技術(shù)創(chuàng)新論壇”在北京舉行。邀請(qǐng)了16位學(xué)者從后摩爾時(shí)代微納電子與處理器芯片的新器件、新架構(gòu)、新材料、新原理等四個(gè)方向探討前沿技術(shù)問(wèn)題。
    897
    03/24 13:19
    浙江大學(xué)：虛擬制造+FabGPT助力DTCO
  • 線邊緣粗糙度(LER)如何影響先進(jìn)節(jié)點(diǎn)上半導(dǎo)體的性能
    介紹 由后段制程(BEOL)金屬線寄生電阻電容(RC)造成的延遲已成為限制先進(jìn)節(jié)點(diǎn)芯片性能的主要因素[1]。減小金屬線間距需要更窄的線關(guān)鍵尺寸(CD)和線間隔，這會(huì)導(dǎo)致更高的金屬線電阻和線間電容。圖1對(duì)此進(jìn)行了示意，模擬了不同后段制程金屬的線電阻和線關(guān)鍵尺寸之間的關(guān)系。即使沒(méi)有線邊緣粗糙度(LER)，該圖也顯示電阻會(huì)隨著線寬縮小呈指數(shù)級(jí)增長(zhǎng)[2]。為緩解此問(wèn)題，需要在更小的節(jié)點(diǎn)上對(duì)金屬線關(guān)鍵尺寸進(jìn)
    線邊緣粗糙度(LER)如何影響先進(jìn)節(jié)點(diǎn)上半導(dǎo)體的性能
  • 溫故2016︱工業(yè)4.0六大技術(shù)關(guān)鍵詞，智慧工廠離我們有多遠(yuǎn)？
    被稱為第四次工業(yè)革命的工業(yè)4.0戰(zhàn)略于2011年誕生于德國(guó)，是德國(guó)聯(lián)邦教研部與聯(lián)邦經(jīng)濟(jì)技術(shù)部在2013年漢諾威工業(yè)博覽會(huì)上提出的概念，于2013被德國(guó)政府納入國(guó)家戰(zhàn)略?？梢哉f(shuō)工業(yè)4.0是對(duì)傳統(tǒng)制造的一種挑戰(zhàn)，從而達(dá)到智能制造。