2
隨著3G和4G的發(fā)展，移動(dòng)網(wǎng)絡(luò)速度不斷提升，為移動(dòng)互聯(lián)網(wǎng)業(yè)務(wù)帶來(lái)了良好的發(fā)展條件，但同時(shí)帶來(lái)的爆炸式數(shù)據(jù)流量增長(zhǎng)對(duì)運(yùn)營(yíng)商形成了巨大的壓力，傳統(tǒng)的擴(kuò)容方式就是不斷增加X(jué)86服務(wù)器，以應(yīng)對(duì)巨大的用戶訪問(wèn)需求，但是增加服務(wù)器隨之帶來(lái)的能源損耗讓運(yùn)營(yíng)商不堪重負(fù)，電費(fèi)成為最大的運(yùn)營(yíng)成本。因此，數(shù)據(jù)中心運(yùn)維人員不得不尋求更高性能的服務(wù)器。
移動(dòng)互聯(lián)網(wǎng)的春天，FPGA新的市場(chǎng)機(jī)遇
隨著半導(dǎo)體技術(shù)的發(fā)展，數(shù)據(jù)中心運(yùn)維人員采用通過(guò)易于編程的多核CPU和GPU來(lái)開(kāi)發(fā)應(yīng)用，但CPU和GPU都遇到了單位功耗性能的瓶頸--當(dāng)增加高分辨率視頻、圖像識(shí)別、深度包檢測(cè)以及并行算法處理等特殊要求時(shí)，就很難讓帶有標(biāo)準(zhǔn)CPU或GPU的PCI Express開(kāi)發(fā)板將功耗預(yù)算保持在25瓦以內(nèi)。研究發(fā)現(xiàn)，基于FPGA的應(yīng)用加速想比CPU/GPU實(shí)現(xiàn)方案，單位功耗性能可提升25倍，而時(shí)延則縮短了50到75倍，與此同時(shí)還能實(shí)現(xiàn)出色的I/O集成（PCIe、DDR4SDRAM接口、高速以太網(wǎng)等）。換言之，F(xiàn)PGA 能在單芯片上提供高能效硬件應(yīng)用加速所需的核心功能，并同時(shí)提供每個(gè)開(kāi)發(fā)板目標(biāo)功耗低于25W的解決方案。
FPGA大幅提升了硬件加速的單位功耗性能
FPGA的優(yōu)勢(shì)固然明顯，但是負(fù)責(zé)數(shù)據(jù)中心運(yùn)維人員基本全部為軟件工程師，他們對(duì)FPGA的硬件知識(shí)高度缺乏，如果他們想通過(guò)FPGA實(shí)現(xiàn)自己想要的功能，首先需要編寫(xiě)程序，然后讓硬件工程師轉(zhuǎn)化為硬件開(kāi)發(fā)語(yǔ)言才能夠?qū)崿F(xiàn)，這在無(wú)形中增加了開(kāi)發(fā)成本，同時(shí)加長(zhǎng)了開(kāi)發(fā)周期，讓軟件工程師直接控制FPGA成為很多運(yùn)營(yíng)商的當(dāng)務(wù)之急。
軟件工程師也能玩轉(zhuǎn)FPGA
軟件工程師是否要一直受制于硬件知識(shí)匱乏的不足？答案是否定的。近日，賽靈思在2014國(guó)際超算大會(huì)上推出了針對(duì)OpenCL、C和C++的SDAccel開(kāi)發(fā)環(huán)境，這款軟件帶有用于代碼開(kāi)發(fā)、特性分析與調(diào)試的Eclipse集成設(shè)計(jì)環(huán)境（IDE），可提供類(lèi)似于CPU/GPU 的工作環(huán)境，開(kāi)發(fā)人員可以快速上手應(yīng)用。賽靈思公司亞太區(qū)銷(xiāo)售與市場(chǎng)副總裁楊飛介紹，SDAccel具有三大優(yōu)勢(shì)：第一，首款針對(duì)OpenCL、C和C++的架構(gòu)優(yōu)化編譯器；第二，在FPGA上首次實(shí)現(xiàn)完全類(lèi)似CPU/GPU的開(kāi)發(fā)體驗(yàn)；第三，在FPGA上首次實(shí)現(xiàn)完全與CPU/GPU的運(yùn)行時(shí)間體驗(yàn)。
SDAceel提供OpenCL、C、C++編譯能
楊飛強(qiáng)調(diào)，借助SDAccel，開(kāi)發(fā)人員能夠使用其熟悉的工作流程優(yōu)化應(yīng)用，而且即便之前沒(méi)有FPGA使用經(jīng)驗(yàn)，也能受益于FPGA平臺(tái)的優(yōu)勢(shì)。集成設(shè)計(jì)環(huán)境（IDE）不僅可提供編碼模板和軟件庫(kù)，而且還能對(duì)各種開(kāi)發(fā)目標(biāo)進(jìn)行編譯、調(diào)試和特性分析，如在X86平臺(tái)上仿真、使用快速仿真進(jìn)行性能驗(yàn)證以及在FPGA處理器上進(jìn)行本地執(zhí)行等。IDE可在數(shù)據(jù)中心用FPGA平臺(tái)上執(zhí)行應(yīng)用。該平臺(tái)配套提供面向所有支持開(kāi)發(fā)目標(biāo)的自動(dòng)儀器插入功能。此外，SDAccel還經(jīng)過(guò)精心設(shè)計(jì)，使CPU/GPU開(kāi)發(fā)人員能夠輕松將其應(yīng)用遷移到FPGA上，同時(shí)還可在他們熟悉的工作流程中維護(hù)和復(fù)用OpenCL、C和C++代碼。SDAccel環(huán)境包括編程器用IDE、基于C語(yǔ)言的FPGA優(yōu)化庫(kù)，以及數(shù)據(jù)中心用現(xiàn)成商用（COTS）平臺(tái)。
SDAccel開(kāi)發(fā)平臺(tái)
SDAccel庫(kù)包括用于高性能低功耗實(shí)現(xiàn)方案的內(nèi)置OpenCL函數(shù)、DSP、視頻以及線性代數(shù)庫(kù)。針對(duì)特定領(lǐng)域加速，賽靈思聯(lián)盟合作成員Auviz Systems提供了精心優(yōu)化的OpenCV和BLAS OpenCL兼容型軟件庫(kù)。FPGA加速卡的第三方合作商有Alpha Data、Convey、Pico Computing，預(yù)計(jì)2015年年初還將增加新成員。第三方合作商不屬于賽靈思公司，他們?cè)谫愳`思FPGA硬件基礎(chǔ)上開(kāi)發(fā)應(yīng)用方案。
FPGA可實(shí)現(xiàn)動(dòng)態(tài)重加載
只有SDAccel能夠支持帶有多個(gè)程序和類(lèi)似CPU / GPU按需可加載計(jì)算單元的應(yīng)用。與CPU/GPU類(lèi)似，SDAccel對(duì)于FPGA解決方案的獨(dú)特之處，在于能夠保持程序轉(zhuǎn)換過(guò)程中的系統(tǒng)正常工作。SDAccel是業(yè)界唯一能夠創(chuàng)建可在應(yīng)用運(yùn)行過(guò)程中加載新加速器內(nèi)核的FPGA計(jì)算單元的環(huán)境。 在整個(gè)應(yīng)用執(zhí)行過(guò)程中，存儲(chǔ)器、以太網(wǎng)、PCIe和性能監(jiān)控器等關(guān)鍵系統(tǒng)接口和功能均保持工作狀態(tài)。即時(shí)可重配置的計(jì)算單元可讓多個(gè)應(yīng)用共享FPGA加速器。
據(jù)統(tǒng)計(jì)，軟件從業(yè)者是硬件從業(yè)者的幾十倍，賽靈思開(kāi)發(fā)SDAccel的目的不僅擴(kuò)大了市場(chǎng)范圍，更重要的是為軟件工程師提供了便捷服務(wù)。移動(dòng)互聯(lián)網(wǎng)飛速發(fā)展，大數(shù)據(jù)紛飛，云計(jì)算如雷貫耳，高通日前宣布進(jìn)入服務(wù)器領(lǐng)域（高通服務(wù)器芯片，會(huì)重演英特爾的歷史命運(yùn)嗎？），直接對(duì)抗X86架構(gòu)，孰勝孰負(fù)有待分曉，不管誰(shuí)會(huì)稱霸服務(wù)器市場(chǎng)，F(xiàn)PGA的重要角色都不可或缺，“FPGA不是要代替服務(wù)器，而是輔助服務(wù)器提高運(yùn)行速度，降低功耗?！睏铒w補(bǔ)充，“賽靈思的業(yè)務(wù)模式是軟件幾乎免費(fèi)，只象征性收費(fèi)，這對(duì)于用戶來(lái)說(shuō)可以節(jié)省更多成本。”
更多相關(guān)資訊，請(qǐng)參照與非網(wǎng)FPGA技術(shù)專(zhuān)區(qū)。
與非網(wǎng)原創(chuàng)，謝絕轉(zhuǎn)載！
?
