先進封裝戰(zhàn)況加劇

在半導體行業(yè)持續(xù)演進的進程中，先進封裝技術已一躍成為各大晶圓大廠激烈角逐的戰(zhàn)略要地。隨著摩爾定律逐漸逼近物理極限，傳統(tǒng)芯片制程微縮面臨重重挑戰(zhàn)，先進封裝憑借其能夠在不依賴制程工藝提升的前提下，實現(xiàn)芯片高密度集成、體積微型化以及成本降低等顯著優(yōu)勢，完美契合了高端芯片向更小尺寸、更高性能、更低功耗發(fā)展的趨勢，從而成為延續(xù)摩爾定律和超越摩爾定律的關鍵路徑。

值得注意的是，近年來，除了風頭頗盛的CoWoS外，CoPoS 、EMIB-T等新的先進封裝技術又被提出，主要晶圓大廠紛紛加快腳步，在先進封裝領域積極開啟新一輪技術布局和競爭。

?01臺積電：“化圓為方” 引領封裝變革

臺積電作為半導體制造領域的領軍企業(yè)，在先進封裝技術方面始終走在行業(yè)前沿。其推出的?CoPoS（Chip-on-Package-on-Substrate）技術，以 “化圓為方” 的創(chuàng)新性理念，徹底顛覆了傳統(tǒng)封裝模式。傳統(tǒng)的圓形晶圓在封裝過程中存在一定的局限性，而 CoPoS 技術直接將芯片排列在大型方形面板基板上進行封裝，這種設計堪稱對現(xiàn)有 CoWoS-L 或 CoWoS-R 技術的矩形化革新。

從技術層面深入剖析，CoPoS 技術通過將傳統(tǒng)圓形晶圓改為 310x310 毫米方形設計，極大地提升了單位面積的利用率。經(jīng)測算，這一改進預計可降低約 15%-20% 的制造成本，成本優(yōu)勢十分顯著。在產(chǎn)能布局方面，臺積電規(guī)劃在嘉義 AP7 廠區(qū)構建新一代先進封裝技術 CoPoS 的量產(chǎn)工廠，目標是在 2028 年底至 2029 年實現(xiàn)量產(chǎn)。嘉義 AP7 廠區(qū)的規(guī)劃充分彰顯了臺積電在先進封裝領域的系統(tǒng)性投入。該園區(qū)分階段建設 8 個產(chǎn)線單元，其中 P4 廠專門用于 CoPoS 量產(chǎn)，P2/P3 廠則優(yōu)先支持 SoIC（晶圓級 3D 堆疊）技術，P1 廠為蘋果 WMCM 多芯片模組保留專屬產(chǎn)能。與傳統(tǒng)封裝重鎮(zhèn)南科 AP8（主要聚焦 CoWoS）相比，AP7 廠區(qū)憑借更大的廠房空間以及更為完善的制程配套，將成為臺積電整合 SoIC、CoPoS 等前沿封裝技術的核心基地。

此外，臺積電被曝已在為2026年蘋果A20系列SoC（系統(tǒng)級芯片）的封裝，啟動了WMCM（Wafer-Level Multi-Chip Module，晶圓級多芯片封裝）新工藝試生產(chǎn)準備工作。WMCM是一種在晶圓級將多顆芯片集成封裝的技術，能夠在保持高集成度的同時，顯著縮小封裝體積并提升信號傳輸效率。

?02英特爾：EMIB-T 技術的升級與拓展

英特爾在先進封裝領域同樣成果斐然，其推出的?EMIB（Embedded Multi-Die Interconnect Bridge）技術，即嵌入式多芯片互聯(lián)橋，已經(jīng)成功投入生產(chǎn)。該技術突破了光罩尺寸的限制，實現(xiàn)了多芯片之間的高速互聯(lián)。在需要高密度互連的芯片部位，通過將硅片嵌入基板，形成高密度互連橋，而其他區(qū)域則通過基板進行互連。在同一個封裝內(nèi)，甚至在同一個芯片的不同區(qū)域，EMIB 互連和常規(guī)互連能夠共存，臺積電的 CoWoS-L 技術在一定程度上便是借鑒了 EMIB 技術。

在此基礎上，英特爾進一步推出了?EMIB-T 先進封裝技術。EMIB-T 通過引入硅通孔（TSV）技術，對芯片之間的電源傳輸和數(shù)據(jù)通信進行了優(yōu)化。與傳統(tǒng)的 EMIB 相比，它摒棄了懸臂式的供電方式，而是借助封裝底部的 TSV 直接供電，這一改進有效地降低了電阻，從而能夠更好地支持像 HBM4 和 HBM4e 這樣的高性能內(nèi)存。同時，TSV 技術還大幅增加了芯片間的通信帶寬，并且兼容 UCIe-A 互聯(lián)標準，數(shù)據(jù)傳輸速度超過 32 Gb/s。為了減少信號干擾，英特爾還在橋接器里加入了高功率的 MIM 電容器，確保信號傳輸更加穩(wěn)定可靠。

在?2025 IEEE 電子器件技術大會（ECTC）上，英特爾分享了其封裝技術的最新進展。除了在供電穩(wěn)定性方面通過 EMIB-T 取得突破外，英特爾還計劃通過探索高精度、大光罩熱壓鍵合（TCB）的先進工藝來提高封裝的良率和可靠性。隨著封裝尺寸不斷增大，集成多芯片的復雜程度也同步提升，熱壓鍵合技術的應用將有助于應對這一挑戰(zhàn)。此外，隨著封裝變得越來越復雜，尺寸不斷增大，熱設計功耗（TDP）也在持續(xù)增加。為有效解決散熱難題，英特爾正在研發(fā)全新的分解式散熱器技術，以及新一代熱界面材料。這些創(chuàng)新技術能夠更高效地將熱量從熱源傳遞到散熱器的各個部分，進而顯著提升整體的散熱效率，為高性能芯片的穩(wěn)定運行提供堅實保障。

?03聯(lián)電：加碼 W2W 3D IC 先進封裝

晶圓代工大廠聯(lián)電在先進封裝領域也展現(xiàn)出積極進取的姿態(tài)。近期，聯(lián)電正考慮在南科收購瀚宇彩晶廠房，以大力推動其先進封裝技術的發(fā)展。盡管聯(lián)電對市場傳言未作出直接回應，但公司高層明確表示，未來在中國臺灣地區(qū)的產(chǎn)能規(guī)劃將持續(xù)擴展，尤其是在先進封裝領域?qū)⒓哟笸度搿?/p>

目前，聯(lián)電在新加坡已成功建立?2.5D 封裝產(chǎn)能，并掌握了晶圓對晶圓鍵合（Wafer-to-Wafer Bonding）技術，該技術在 3D IC 制造中起著至關重要的作用。此外，聯(lián)電在南科運營的 Fab 12A 廠自 2002 年開始量產(chǎn)，現(xiàn)已順利導入 14nm 制程，專注于高階定制化制造。未來，聯(lián)電將依據(jù)業(yè)務發(fā)展與整體戰(zhàn)略規(guī)劃，充分結合既有的晶圓對晶圓鍵合技術，持續(xù)在中國臺灣推進更完整的先進封裝解決方案。

針對未來擴產(chǎn)方向，劉啟東指出，聯(lián)電將不再局限于傳統(tǒng)晶圓代工，也將跨足先進封裝等高附加價值領域。目前公司在新加坡已建置2.5D封裝制程，并具備晶圓對晶圓鍵合（Wafer to Wafer Bonding）技術，這是一項可在原子級層面進行晶圓堆疊的關鍵工藝，廣泛應用于3D IC制造。聯(lián)電在中國臺灣的產(chǎn)線，也已具備該制程能力。

而就在去年，聯(lián)電共同總經(jīng)理王石曾表示，聯(lián)電的?3DIC 解決方案已獲得客戶采用，首個應用為射頻前端模組。聯(lián)電不僅在 RFSOI 特殊制程方面有望實現(xiàn)市占率的顯著增長，還會在內(nèi)嵌式高壓制程領域持續(xù)開拓客戶資源。在先進封裝領域，聯(lián)電除了提供 2.5D 封裝用的中間層（Interposer），還供應 WoW Hybrid bonding（混合鍵和）技術，首個采用該技術的案件來自其采用自家 RFSOI 制程的既有客戶。

去年12月，有消息稱，聯(lián)電奪得高通高性能計算（HPC）產(chǎn)品的先進封裝大單，預計將應用在AI PC、車用以及AI服務器市場，甚至包括HBM的整合。同時，這也打破了先進封裝代工市場由臺積電、英特爾、三星等少數(shù)廠商壟斷的態(tài)勢。聯(lián)電未對單一客戶做出回應，但強調(diào)先進封裝是公司重點發(fā)展的方向，并會與智原、矽統(tǒng)等子公司及存儲供應伙伴華邦共同打造先進封裝生態(tài)系統(tǒng)。

?04三星：SAINT 技術構建 3D 封裝新體系

三星在先進封裝領域同樣不甘落后，推出了?SAINT（三星先進互連技術）。SAINT 技術體系涵蓋三種不同的 3D 堆疊技術：用于 SRAM 的 SAINT-S、用于邏輯的 SAINT-L 和用于在 CPU 或 GPU 等邏輯芯片之上堆疊 DRAM 的 SAINT-D。三星的新型 3D 封裝方法別具一格，涉及將 HBM芯片垂直堆疊在處理器頂部，這與現(xiàn)有的通過硅中介層水平連接?HBM 芯片和 GPU 的 2.5D 技術截然不同。這種垂直堆疊方法成功消除了對硅中介層的需求，但需要使用復雜的工藝技術制造用于 HBM 內(nèi)存的新基片。

在韓國國內(nèi)市場，三星積極擴充封裝設施。三星與忠清南道此前及天安市簽訂協(xié)議，計劃在天安建設一座先進的HBM 封裝工廠，占地 28 萬平方米，并預計在 2027 年完成。此外，三星正在日本橫濱建設 Advanced Packaging Lab （APL），專注于研發(fā)下一代封裝技術。該項目將致力于支持高價值芯片應用，如 HBM、人工智能（AI）和 5G 技術。

?05AI 和 HBM推動先進封裝方案進步

不難發(fā)現(xiàn)，晶圓大廠的先進封裝方案大多聚焦于?HBM 內(nèi)存堆疊。隨著人工智能技術的迅猛發(fā)展，對高帶寬內(nèi)存（HBM）的需求呈爆發(fā)式增長。HBM 能夠提供極高的數(shù)據(jù)傳輸速率和帶寬，滿足 AI 芯片在處理海量數(shù)據(jù)時對內(nèi)存性能的嚴苛要求。先進封裝技術通過將 HBM 芯片與處理器芯片進行高效集成，能夠顯著提升芯片系統(tǒng)的整體性能和能效比。特別是HBM4?的封裝方式正在從傳統(tǒng)的水平?2.5D?方法轉向垂直?3D?堆疊。

以臺積電為例，其先進封裝技術如?CoWoS、CoPoS 等，為 HBM 內(nèi)存與處理器的集成提供了可靠的解決方案。通過優(yōu)化封裝結構和互連技術，臺積電能夠?qū)崿F(xiàn) HBM 與處理器之間的高速數(shù)據(jù)傳輸，降低傳輸延遲，從而提高 AI 芯片的運算效率。英特爾的 EMIB-T 技術以及三星的 SAINT 技術，同樣在 HBM 內(nèi)存堆疊和集成方面具備獨特優(yōu)勢，能夠更好地支持高性能內(nèi)存，提升芯片間的通信帶寬和穩(wěn)定性。

從市場需求來看，人工智能應用的快速發(fā)展，如深度學習、大數(shù)據(jù)分析、自然語言處理等，對計算能力和內(nèi)存帶寬提出了前所未有的要求。AI 芯片作為這些應用的核心驅(qū)動力，需要借助先進封裝技術將 HBM 內(nèi)存與處理器緊密集成，以實現(xiàn)更高的性能和更低的功耗。因此，各大晶圓大廠紛紛圍繞 HBM 內(nèi)存堆疊布局先進封裝方案，旨在滿足 AI 市場的巨大需求，搶占人工智能時代半導體市場的制高點。