芯耀
437
在半導(dǎo)體 SiGe 工藝中，分兩步生長低摻雜 Ge 層和高摻雜 Ge 層主要基于以下多方面的工藝優(yōu)化需求：
1. 緩解晶格失配應(yīng)力
晶格常數(shù)差異：Ge的晶格常數(shù)（5.66 ?）比Si（5.43 ?）大約4%，直接在 Si 襯底上生長高摻雜 Ge 層會因晶格失配產(chǎn)生高應(yīng)力，導(dǎo)致位錯(cuò)等缺陷。第一步低摻雜 Ge 層作為緩沖層，通過較低的摻雜濃度和漸變的 Ge 含量（如從 Si 到 SiGe 的過渡），逐步釋放晶格應(yīng)力，為后續(xù)高摻雜層提供穩(wěn)定的生長基礎(chǔ)。例如，在 PMOS 源漏區(qū)，先生長低 Ge 含量的 SiGe 緩沖層，再外延高 Ge 含量的 SiGe 層，可有效抑制應(yīng)變弛豫，提升溝道壓應(yīng)力強(qiáng)度。
梯度緩沖層：先生長低摻雜Ge（如低Ge含量SiGe層），可形成漸變的晶格過渡層，逐步適應(yīng)Si襯底的晶格常數(shù)，減少界面缺陷，提高后續(xù)高Ge濃度層的晶體質(zhì)量。
2. 優(yōu)化電學(xué)性能
載流子遷移率：低摻雜Ge層可減少雜質(zhì)散射，保持較高的載流子遷移率，這對高頻器件（如HBTs）的基區(qū)性能至關(guān)重要。
后續(xù)高摻雜：在低摻雜層上再生長高摻雜Ge層，可實(shí)現(xiàn)低電阻接觸（如HBT的基極接觸），同時(shí)避免過早的高摻雜導(dǎo)致缺陷或雜質(zhì)擴(kuò)散。
3. 控制應(yīng)變工程
應(yīng)變調(diào)制：對于 PMOS 器件，高摻雜 SiGe 源漏區(qū)引入的壓應(yīng)力可顯著提升空穴遷移率。分步生長通過調(diào)整 Ge 含量和摻雜濃度，可精確控制應(yīng)力分布，例如在溝道附近形成 “鉆石形” SiGe 結(jié)構(gòu)，增強(qiáng)局部應(yīng)力強(qiáng)度。類似地，NMOS 器件通過分步外延 SiC 或摻碳 Si 層，可引入張應(yīng)力優(yōu)化電子遷移率。
4. 界面質(zhì)量與可靠性
減少界面缺陷：低摻雜Ge層作為緩沖層可平滑界面，降低高摻雜Ge與Si襯底之間的界面態(tài)密度，改善器件可靠性和噪聲特性。
抑制擴(kuò)散：高摻雜Ge層若直接接觸Si襯底，高溫工藝中摻雜劑（如硼）可能向襯底擴(kuò)散，兩步生長可隔離此效應(yīng)。
5. 工藝靈活性
獨(dú)立優(yōu)化：兩步生長允許分別優(yōu)化低摻雜層的晶體質(zhì)量和高摻雜層的電學(xué)特性（如通過調(diào)整Ge含量、摻雜濃度和厚度）。
典型應(yīng)用示例：SiGe異質(zhì)結(jié)雙極晶體管（HBT）
基區(qū)結(jié)構(gòu)：低摻雜SiGe層作為本征基區(qū)（高遷移率），高摻雜SiGe層作為外基區(qū)（低接觸電阻），兩者結(jié)合實(shí)現(xiàn)高頻率、高電流增益。
總結(jié)
兩步生長法通過梯度應(yīng)變控制、缺陷管理和電學(xué)性能優(yōu)化，平衡了材料質(zhì)量與器件需求，是SiGe工藝中提升器件性能與可靠性的關(guān)鍵手段。
歡迎大家交流，每日堅(jiān)持分享芯片制造干貨，您的關(guān)注+點(diǎn)贊+在看?是我持續(xù)創(chuàng)作高質(zhì)量文章的動力，謝謝！
