726
理解去耦作用的一種方法是通過(guò)瞬態(tài)分析來(lái)看待去耦網(wǎng)絡(luò)。去耦網(wǎng)絡(luò)包括大容量去耦電容和局部去耦電容。局部去耦電容能夠在需要時(shí)為器件電源提供高頻瞬態(tài)電流。數(shù)字電路和開(kāi)關(guān)模擬電路的瞬時(shí)供電電流可能非常高。
為了提供這種瞬態(tài)電流，連接局部去耦電容到器件電源引腳和地引腳的路徑需要具有盡可能低的電感。局部去耦電容用于提供短時(shí)間的瞬態(tài)電流，而大容量去耦電容是一個(gè)更大的電容器，用于在瞬態(tài)之間為局部去耦電容重新充電。
通常，一個(gè)大容量去耦電容可以為多個(gè)器件供電，并放置在電路板的電源入口處。一般來(lái)說(shuō)，大容量去耦電容的容量至少是所有局部去耦電容容量總和的10倍。常用的大容量去耦電容容量為10uF，而常見(jiàn)的局部去耦電容容量為0.1uF或1uF。
電源與大容量去耦電容之間的電感通常高于大容量電容與器件之間的電感，而局部去耦電容與器件之間的電感是最低的。通過(guò)提供高頻瞬態(tài)電流，局部去耦電容可以最大程度地減少局部器件電源電壓的變化。此外，局部去耦電容還可以防止瞬態(tài)電流需求對(duì)電源總線和其他器件造成干擾。
? 局部去耦提供高頻瞬態(tài)電流。
? 器件產(chǎn)生的瞬時(shí)瞬態(tài)電流可能很高。
? 大容量去耦提供低頻電流，瞬時(shí)大電流值可達(dá)0.1uF。
? 電源具有最高的電感，PCB電源走線具有較低的電感，而局部去耦具有最低的電感。
? 去耦可最大限度地減少器件附近的噪聲，并減輕對(duì)共享電源總線的其他器件的影響。
看待去耦的另一種方式是考慮器件電源端所看到的阻抗。理想情況下，該阻抗在直流時(shí)較高，在高頻時(shí)較低，從而有效地將電源瞬態(tài)短路。從實(shí)際角度出發(fā)，去耦網(wǎng)絡(luò)的阻抗在高頻時(shí)會(huì)降低到較低水平，然后由于寄生電感的影響又開(kāi)始上升。
優(yōu)化去耦的過(guò)程就是最小化這種寄生電感。此外，一些去耦阻抗網(wǎng)絡(luò)會(huì)有多個(gè)諧振峰，可能會(huì)引入噪聲問(wèn)題。
器件端所見(jiàn)阻抗：
? 在直流時(shí)阻抗較高。
? 理想情況下，在高頻時(shí)阻抗為零，以短路高頻瞬態(tài)。
? 實(shí)際去耦在高頻時(shí)阻抗較低，但會(huì)由于寄生電感的影響而開(kāi)始上升。
? 實(shí)際去耦可能具有多個(gè)諧振峰。
為了理解去耦，了解電容器的實(shí)際模型至關(guān)重要。理想電容器具有電容電抗，該電抗在較高頻率時(shí)總是減小。而實(shí)際電容器具有稱為等效串聯(lián)電阻（ESR）的寄生電阻和稱為串聯(lián)電感（SL）的寄生電感。實(shí)際電容器的阻抗將減小，直到達(dá)到ESR極限，然后由于SL的影響而開(kāi)始增加。這里所示的例子是一個(gè)典型的X7R電容器，它經(jīng)常被用于去耦。更復(fù)雜的模型通常由電容器制造商提供。
多年前，當(dāng)通孔元件還很流行時(shí)，這個(gè)想法可能是正確的。但現(xiàn)代貼片電容器對(duì)于不同的電容值具有相似的等效串聯(lián)電感（ESL）。例如，對(duì)于25V、0603封裝、X7R類型的電容器，100pF、1000pF和10000pF的電容器的ESL都相對(duì)接近。下圖中示例的元件編號(hào)而言，這四個(gè)不同電容器的ESL都約為200pH。
使用將不同電容器并聯(lián)的過(guò)時(shí)方法實(shí)際上可能會(huì)引發(fā)問(wèn)題。在上述電路中，1nF和100nF的電容器被并聯(lián)放置。如果你查看每個(gè)電容器的阻抗曲線，你會(huì)發(fā)現(xiàn)組合后的曲線會(huì)在大約200Mhz處產(chǎn)生一個(gè)諧振峰。這個(gè)諧振峰可能會(huì)導(dǎo)致電源軌上的噪聲在該頻率處達(dá)到峰值。
因此，一般來(lái)說(shuō)，為了避免諧振，最好在電源軌上為所有器件使用相同值和類型的去耦電容器。最后，當(dāng)單個(gè)電容器足夠時(shí)，使用多個(gè)電容器會(huì)浪費(fèi)電路板空間并增加成本。
下圖展示了在電源軌上使用相同值去耦電容器的推薦方法。請(qǐng)注意，相同電容器的阻抗將被電容器數(shù)量所除，因此在這個(gè)例子中，總阻抗被除以5。另外，也請(qǐng)注意，這個(gè)例子中沒(méi)有因?yàn)殡娙萜髦挡煌a(chǎn)生的奇怪諧振峰。
下圖從實(shí)際角度出發(fā)展示了去耦的情況。請(qǐng)注意，電容器走線和過(guò)孔都具有電感。在大多數(shù)設(shè)計(jì)中，電源的地會(huì)位于一個(gè)內(nèi)部平面，因此電容器通過(guò)過(guò)孔連接到電源和地。然后，電容器通過(guò)一條短而粗的走線連接到器件。
為了最小化連接到地的任何過(guò)孔的電感，信號(hào)層和地之間有一層薄介質(zhì)是有用的。此外，使用多個(gè)過(guò)孔將進(jìn)一步降低電感。你可能會(huì)問(wèn)的一個(gè)問(wèn)題是，過(guò)孔和走線的電感與去耦電容器的等效串聯(lián)電感（ESL）相比如何？
這張圖表顯示了12mil至20mil過(guò)孔的電感。圖表中展示了薄9mil介質(zhì)和厚62mil介質(zhì)的電感。對(duì)于12mil的過(guò)孔，厚介質(zhì)的電感是薄介質(zhì)的10倍以上。因此，介質(zhì)的厚度，或過(guò)孔的高度，對(duì)其電感有顯著影響。
注釋1：9mil是典型的預(yù)浸料厚度，62mil是典型的兩層板厚度。
注釋2：12mil是典型的最小鉆孔過(guò)孔尺寸。
比較12mil過(guò)孔和20mil過(guò)孔，我們發(fā)現(xiàn)大過(guò)孔的性能并沒(méi)有顯著提升。與其使用大過(guò)孔，不如使用并聯(lián)過(guò)孔，因?yàn)殡姼袝?huì)按過(guò)孔數(shù)量均分。
過(guò)孔電感：
- 減少介質(zhì)厚度（h）可以顯著降低電感使用更大的過(guò)孔也有助于逐步減少電感多個(gè)過(guò)孔相當(dāng)于并聯(lián)電感器，因此兩個(gè)相似的過(guò)孔會(huì)將電感減半
下圖展示了走線電感與寬度、長(zhǎng)度和介質(zhì)厚度的關(guān)系。在這種情況下，寬度加倍會(huì)使電感減半。同樣，長(zhǎng)度減少也會(huì)相應(yīng)地減少電感。減少介質(zhì)厚度也會(huì)降低電感，但效果并不顯著。
走線電感：
- 增加寬度可以降低電感減小長(zhǎng)度可以降低電感減少介質(zhì)厚度可以降低電感
表格中給出的長(zhǎng)度和寬度是連接到去耦電容器的典型值。去耦電容器的典型等效串聯(lián)電感（ESL）約為200nH，因此表格顯示走線電感很容易成為主導(dǎo)因素。
下圖展示了三個(gè)布局示例。第一個(gè)布局使用的是兩層板。兩層板具有62mil的厚介質(zhì)，因此任何過(guò)孔都會(huì)具有很大的電感。此外，連接電容器和DVDD的走線又長(zhǎng)又細(xì)。請(qǐng)注意，與電容器的ESL相比，走線和過(guò)孔產(chǎn)生的寄生電感要大得多。
第二個(gè)示例使用的是四層板。這有助于最小化過(guò)孔和走線電感。最后一個(gè)示例使用了更短的走線和多個(gè)過(guò)孔。在這種情況下，走線和過(guò)孔的阻抗現(xiàn)在與電容器的等效串聯(lián)電感（ESL）更為接近。
無(wú)論該平面是電源平面還是地平面，回流電流都會(huì)流經(jīng)信號(hào)走線相鄰的平面。當(dāng)你想到一個(gè)包含信號(hào)源、負(fù)載和地的傳統(tǒng)電路時(shí)，這似乎有些反直覺(jué)。在接下來(lái)的講解中，我們將看到去耦和回流電流是如何流動(dòng)的，以及PCB堆疊對(duì)電流流動(dòng)的影響。
回流電流可以通過(guò)電源平面流動(dòng)嗎？
? 回流電流可以通過(guò)電源平面流動(dòng)，這似乎有些反直覺(jué)，但確實(shí)如此。
? 接下來(lái)的兩張圖中將展示，對(duì)于一個(gè)CMOS門電路，根據(jù)其信號(hào)路徑相鄰的是哪個(gè)平面（地平面或電源平面），電流將如何在GND或電源平面中流動(dòng)。
首先，我們來(lái)看看回流電流是如何流動(dòng)的，以及直接鄰近地平面的信號(hào)走線。在這種情況下，信號(hào)與地平面之間存在分布寄生電容。當(dāng)門電路的邏輯狀態(tài)發(fā)生轉(zhuǎn)換時(shí)，寄生電容需要根據(jù)邏輯轉(zhuǎn)換的方向進(jìn)行充電或放電。
在門電路從低到高轉(zhuǎn)換之前，寄生電容最初都會(huì)放電到0V。在轉(zhuǎn)換時(shí)刻，頂部晶體管導(dǎo)通，底部晶體管截止。此時(shí)，寄生電容將充電至DVDD。請(qǐng)注意，此時(shí)會(huì)從去耦電容器中抽取電流來(lái)提供這個(gè)急劇的瞬態(tài)電流。
在高到低轉(zhuǎn)換之前，寄生電容最初充電至DVDD，并通過(guò)底部晶體管放電。請(qǐng)注意，此時(shí)去耦電容器和電源不提供任何電流。最后，請(qǐng)注意，對(duì)于這兩種轉(zhuǎn)換，回流電流都流經(jīng)該配置的地平面。
現(xiàn)在，我們來(lái)看看信號(hào)走線下方是電源平面的情況。在這種情況下，寄生電容從信號(hào)走線連接到電源平面。同樣，門電路的邏輯輸出轉(zhuǎn)換會(huì)導(dǎo)致寄生電容充電和放電。在從低到高的轉(zhuǎn)換過(guò)程中，寄生電容最初充電至DVDD，并需要放電到0V。
當(dāng)頂部晶體管導(dǎo)通時(shí)，會(huì)發(fā)生放電。請(qǐng)注意，此時(shí)去耦電容器和電源不提供任何電流。在從高到低轉(zhuǎn)換時(shí)，電容器需要從0V充電至DVDD。在這種情況下，去耦電容器和DVDD電源將提供充電寄生電容所需的電流。
請(qǐng)注意，在這個(gè)例子中，回流電流流經(jīng)電源平面。最后兩張圖片的關(guān)鍵點(diǎn)是展示去耦僅在邏輯轉(zhuǎn)換之一期間提供電流，以及展示回流電流如何通過(guò)電源平面流動(dòng)?，F(xiàn)在，我們來(lái)看看邏輯轉(zhuǎn)換期間抽取了多少電流。
此處顯示的示意圖展示了信號(hào)走線位于相鄰地平面上方時(shí)的低到高轉(zhuǎn)換的電流流動(dòng)。CMOS門電路需要提供電流來(lái)為從信號(hào)走線連接到地的寄生電容充電。所需電流的量與寄生電容的大小有關(guān)。電容的大小與PCB走線的尺寸有關(guān)。
長(zhǎng)走線會(huì)具有較大的寄生電容。
中等長(zhǎng)度走線的典型走線電容為pF級(jí)別。對(duì)于5nS的上升時(shí)間，寄生電容需要在5nS內(nèi)完全充電。電流定義為電荷隨時(shí)間的變化率。而電荷定義為z乘以v。因此，平均電流是電容C乘以電壓V再除以時(shí)間。
以這個(gè)例子為例，10pF的電容乘以5V，再除以5nS，得出在瞬態(tài)事件期間的平均電流為10mA。假設(shè)瞬態(tài)波形為等腰三角形，則峰值電流可以估算為平均電流的兩倍。在這種情況下，峰值電流約為20mA。
方波周期內(nèi)的整體平均電流可以通過(guò)將電荷除以方波的整個(gè)周期來(lái)確定。在這種情況下，波形周期為20nS，整個(gè)周期內(nèi)的平均電流計(jì)算為3mA。
對(duì)于適當(dāng)?shù)娜ヱ?，可以認(rèn)為3mA的平均電流是由大容量電容器在20nS周期內(nèi)提供的。而20mA的峰值電流是由局部去耦電容器在5nS的瞬態(tài)期間提供的。請(qǐng)注意，如果將上升時(shí)間縮短為2nS并進(jìn)行相同的計(jì)算，則峰值電流會(huì)增加到50mA，但周期內(nèi)的平均電流仍然保持為3mA。
下圖重申了局部去耦電容器提供了大的快速瞬態(tài)電流。通過(guò)寬走線和多個(gè)過(guò)孔進(jìn)行適當(dāng)?shù)牟季郑梢栽诰植咳ヱ铍娙萜骱驮O(shè)備電源之間提供低電感連接。瞬態(tài)發(fā)生在極短的時(shí)間內(nèi)，通常為幾nS。
為局部去耦電容器重新充電的平均電流發(fā)生在更長(zhǎng)的時(shí)間內(nèi)。低頻平均電流由大容量電容和電源提供。由于平均電流的頻率遠(yuǎn)低于瞬態(tài)電流的頻率，因此電源連接可能具有比局部去耦路徑更高的電感。
Tips：一些關(guān)于去耦電容常見(jiàn)的問(wèn)題及回答
1、使用一個(gè)大值電容器和一個(gè)小值電容器進(jìn)行去耦是一個(gè)好方法，因?yàn)樾≈惦娙萜鲗?duì)于高頻去耦是最優(yōu)的。例如，將0.1uF和0.001uF的電容器并聯(lián)連接是一個(gè)很好的組合，可以實(shí)現(xiàn)更好的高頻去耦。對(duì)嗎？
回答：
答案是否定的，因?yàn)榇蠖鄶?shù)現(xiàn)代相同封裝尺寸的陶瓷電容器將具有相似的等效串聯(lián)電感（ESL）。在過(guò)去，較低值的電容器會(huì)具有相應(yīng)較低的ESL，因此使用低值電容器進(jìn)行高頻去耦是一種常見(jiàn)的做法。
然而，現(xiàn)代表面貼裝陶瓷電容器的ESL不再與電容值緊密相關(guān)。此外，將兩個(gè)不同值的電容器并聯(lián)連接可能會(huì)產(chǎn)生具有諧振峰的組合阻抗，這可能會(huì)在該頻率下增加噪聲。
2、為了降低電感，放置多個(gè)小孔徑過(guò)孔比放置一個(gè)大孔徑過(guò)孔更好。例如，兩個(gè)12mil的過(guò)孔會(huì)比一個(gè)20mil的過(guò)孔具有更低的電感。對(duì)嗎？
回答：
答案是正確。對(duì)于62mil的板厚，一個(gè)12mil的過(guò)孔的電感是1.27nH，而一個(gè)20mil的過(guò)孔的電感是1.11nH。然而，這里的重點(diǎn)是，將兩個(gè)12mil的過(guò)孔并聯(lián)放置可以將電感從1.27nH降低到大約一半，即0.64nH。
3、去耦電容器與接地平面之間的介電層厚度會(huì)影響去耦效果。對(duì)嗎？
回答：
答案是正確的，較薄的板意味著過(guò)孔長(zhǎng)度短且電感低。這將降低去耦網(wǎng)絡(luò)的阻抗，并使其更加有效。
4、對(duì)于下面的布局，當(dāng)信號(hào)從CMOS輸出傳輸?shù)捷斎霑r(shí)，回流電流將在接地平面中流動(dòng)。對(duì)嗎？
回答：
答案是錯(cuò)誤的，因?yàn)榛亓麟娏鲗⑹冀K在跡線相鄰的平面中流動(dòng)。在上面的例子中，電源平面緊鄰信號(hào)跡線，因此回流電流將在電源平面中流動(dòng)。
