• 正文
  • 推薦器件
  • 相關推薦
申請入駐 產(chǎn)業(yè)圖譜

基于matlab FPGA verilog的FIR濾波器設計

2024/05/30
3771
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

大俠好,歡迎來到FPGA技術江湖,江湖偌大,相見即是緣分。大俠可以關注FPGA技術江湖,在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源,或者一起煮酒言歡。“煮酒言歡”進入IC技術圈,這里有近100個IC技術公眾號。

今天和大俠簡單聊一聊基于matlab FPGA verilogFIR濾波器設計,話不多說,上貨。

本次設計實現(xiàn)8階濾波器,9個系數(shù),由于系數(shù)的對稱性,h(0)=h(8),h1(1)=h(7),h(2)=h(6),h(3)=h(5),h(4)為中間單獨一個系數(shù)。根據(jù)公式:

實現(xiàn)框圖:

推導出當系數(shù)N為偶數(shù)時,例如N=4:y(n)=h(0)*{x(0)+x(n-3)}+h(1)*{x(n-1)+x(n-2)}

當系數(shù)N為奇數(shù)時,例如N=5:
y(n)=h(0)*{x(0)+x(n-1)}+h(1)*{x(n-1)+x(n-3)}+h(2)*x(n-2)

1、用matlab生成和量化濾波器系數(shù)

設置參數(shù)后,點擊“Design Filter”按鈕,“file”—“export”,把濾波器系數(shù)導出到workspace,如下圖:

執(zhí)行命令:Num=Num’ ,把濾波器系數(shù)拷貝到文件COFFICIENT.dat中。
量化系數(shù):在matlab中運行quantization.m

2、說明

用matlab程序sin_1MHz_gen.m生成正弦波波形表,改變變量f0 = 1.5e6可以生成不同頻率的波形。把第一個周期的波形數(shù)據(jù)存入signal_1m.dat文件中,存入的數(shù)據(jù)個數(shù)為Fs/Fo的最小正整數(shù)之比的分子,比如Fs=25MHz,F(xiàn)o=0.3MHz,Fs/Fo=250/3(Fs=25/24MHz),則存入文件signal_1m.dat的波形數(shù)據(jù)個數(shù)為開頭的250個數(shù)據(jù)。相應的signal_gen0.v中的語句if(i0<50)相應的改為if(i0<250)。仿真時signal_1m.dat放在仿真目錄下

3、濾波器的multisim仿真

運行matlab,用sin_1MHz_gen.m產(chǎn)生5MHz(f0 =5e6)正弦波信號,F(xiàn)s/Fo=5,把數(shù)據(jù)hex_sin_data的前5個數(shù)據(jù)存入signal_1m.dat文件,相應的signal_gen0.v中的語句if(i0<50)相應的改為if(i0<5)。

仿真的波形如下圖(fir濾波器的輸入輸出信號):

運行matlab,用sin_1MHz_gen.m產(chǎn)生1MHz(f0 =1e6)正弦波信號,F(xiàn)s/Fo=25,把數(shù)據(jù)hex_sin_data的前5個數(shù)據(jù)存入signal_1m.dat文件,相應的signal_gen0.v中的語句if(i0<5)相應的改為if(i0<25)。

仿真的波形如下圖(fir濾波器的輸入輸出信號):

由此可見FIR對帶外信號起到衰減的作用。

部分代碼:

后續(xù)會持續(xù)更新,帶來Vivado、 ISE、Quartus II 、candence等安裝相關設計教程,學習資源、項目資源、好文推薦等,希望大俠持續(xù)關注。大俠們,江湖偌大,繼續(xù)闖蕩,愿一切安好,有緣再見!

推薦器件

更多器件
器件型號 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊 ECAD模型 風險等級 參考價格 更多信息
LFE3-35EA-8FN484I 1 Lattice Semiconductor Corporation Field Programmable Gate Array, 500MHz, 33000-Cell, PBGA484, 23 X 23 MM, LEAD FREE, FPBGA-484

ECAD模型

下載ECAD模型
$73.46 查看
EPM2210F256I5 1 Intel Corporation Flash PLD, 11.2ns, 1700-Cell, CMOS, PBGA256, 17 X 17 MM, 1 MM PITCH, FBGA-256
$585.54 查看
EP2C35F672I8N 1 Intel Corporation Field Programmable Gate Array, 2076 CLBs, 402.5MHz, 33216-Cell, CMOS, PBGA672, LEAD FREE, FBGA-672

ECAD模型

下載ECAD模型
$905.2 查看

相關推薦

登錄即可解鎖
  • 海量技術文章
  • 設計資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

任何技術的學習就好比一個江湖,對于每一位俠客都需要不斷的歷練,從初入江湖的小白到歸隱山林的隱世高人,需要不斷的自我感悟自己修煉,讓我們一起仗劍闖FPGA乃至更大的江湖。