2784
1月5日消息，芯片設計廠商MIPS近日通過官網(wǎng)宣布，已聘請了知名RISC-V技術廠商SiFive的兩名前高管，Drew Barbier擔任公司產品副總裁，Brad Burgess 被任命為公司首席架構師，以推動其基于RISC-V指令集架構的eVocore系列內核IP的開發(fā)工作。
據(jù)介紹，Barbier 先生擁有 15 年以上的半導體和 IP 產品經驗，此前曾在 SiFive 擔任產品管理高級總監(jiān)六年多。在加入 SiFive 之前，Barbier 先生曾在 Faraday Technology Corporation、Arm 和 Analog Devices 等公司擔任技術和產品管理職務。作為新任產品副總裁，Barbier 先生將監(jiān)督并進一步推動 MIPS 的產品路線圖，因為該公司將繼續(xù)擴大其在汽車、云和嵌入式市場的業(yè)務。
Burgess 先生為 MIPS 帶來了三十多年的半導體和 RISC-V 行業(yè)經驗，以及廣泛的設計和 CPU 架構背景。在加入公司之前，Burgess 先生擔任 SiFive 的首席 CPU 架構師。隨著時間的推移，他已經交付了許多采用多種指令集的大批量產品，包括 RISC-V、ARM、68K、PowerPC 和 x86。作為 MIPS 的首席架構師，Burgess 先生將負責 MIPS 所有新的關鍵路線圖產品設計的技術架構和開發(fā)。
MIPS 首席執(zhí)行官 Sameer Wasson 表示：“我很高興 Drew 和 Brad 在 MIPS 發(fā)展歷程的關鍵時刻加入我們的團隊，我們正為公司踏上新的道路?！?“鑒于 Drew 和 Brad 在半導體 IP 領域的良好記錄以及最近重點關注的 RISC-V，我對他們幫助推動 IP 創(chuàng)新和滲透新市場的能力充滿信心?！?/p>
值得一提的是，作為RISC-V行業(yè)的知名廠商，SiFive在2023年10月進行了大幅業(yè)務重組，裁員了約20%的員工，約140名的員工受影響，其中被裁的員工大部分是工程師，還有一些銷售和產品人員。
MIPS 首席執(zhí)行官 Sameer Wasson本人也是在2023年9月才被任命為為MIPS的首席執(zhí)行官，其在加入MIPS之前曾在德州儀器 (TI) 工作 18 年，并擔任處理器業(yè)務部門副總裁。
成立四十年，MIPS奮力轉向RISC-V
今年是 MIPS 公司成立四十周年，作為MIPS指令集架構的創(chuàng)始者，現(xiàn)在它已經放棄了MIPS架構，轉型為一家RISC-V CPU IP設計公司。
作為RISC架構的領導者之一，斯坦福大學教授Hennessy在1981年就開始帶領團隊研發(fā)出第一個MIPS架構處理器。1984 年Hennessy 離開斯坦福大學創(chuàng)立MIPS。之后，MIPS陸續(xù)推出了多代非常成功的商用產品，比如銷量超百萬的R3000、銷量過億的R3000A。MIPS的處理器也獲得了愛普生、DEC、東芝等眾多頭部計算機廠商，以及路由器大廠Cisco都有采用。
隨后多年，MIPS在經過Silicon Graphics、Imagination Technologies、Tallwood Venture Capital的幾經轉手之后，日漸式微。2018年6月，人工智能芯片初創(chuàng)企業(yè)Wave Computing從Tallwood Venture Capital手中正式收購MIPS。2018年12月18日宣布，Wave Computing宣布MIPS將在2019年第一季度發(fā)布最新的core R6時開源，此舉旨在加速MIPS指令集架構的普及。希望幫助已逐漸邊緣化的MIPS指令集架構重回正軌。而彼時開源的RISC-V架構也開始逐步受到市場的熱捧。
2019年底，Wave Computing向注冊MIPS Open用戶發(fā)郵件表示：“很遺憾地宣布關閉MIPS開放計劃，自2019年11月14號起生效。Wave將不再提供包括MIPS開放組件的免費下載，包括MIPS架構、核心、工具、IDE、模擬器、FPGA包和/或任何與之相關的軟件代碼或計算機硬件?！敝链?，MIPS的短暫開源正式結束。此舉也進一步打擊了開發(fā)者對于MIPS的積極性。
更令人意外的是，MIPS的母公司W(wǎng)ave Computing在更名為MIPS之后，在2021年初竟然宣布今后將不再設計MIPS 處理器，而是轉向RISC-V處理器的開發(fā)。該公司聲明解釋稱：“展望未來，重組后的業(yè)務將被稱為MIPS，這反映了該公司的戰(zhàn)略重點是最初由MIPS開發(fā)的具有突破性的基于RISC的處理器體系結構。MIPS正在開發(fā)一種基于業(yè)界領先標準的第8代架構，該架構將基于開源RISC-V處理器標準?！?/p>
根據(jù)MIPS官網(wǎng)的介紹，其正在基于 MIPS ISA 的創(chuàng)新基礎上進行 RISC-V 設計。由于RISC-V ISA與前幾代MIPS ISA之間有許多相似之處，因此可以為其新的eVocore系列產品帶來數(shù)十年的開發(fā)經驗。并且，由于 RISC-V ISA 允許公司以用戶定義指令 (UDI) 的形式添加自定義功能，因此可以在 RISC-V 設計中利用 MIPS 成熟且強大的功能 – 所有這些功能都與現(xiàn)成的完全兼容RISC-V 開發(fā)工具和軟件庫。新的 eVocore IP 核為特權硬件虛擬化、用戶定義的自定義擴展、多線程、SIMD、混合調試、功能安全等提供支持。
現(xiàn)在，MIPS已經推出了兩款RISC-V CPU IP：面向高性能應用的eVocore P8700和面向高能效應用的eVocore I8500，
據(jù)介紹，eVocore P8700可以將深度流水線（pipeline）與多問題無序 (OoO) 執(zhí)行和多線程相結合，以提供出色的計算吞吐量。它的單線程性能高于目前其他 RISC-V CPU IP 產品的性能，并且可以擴展到 64 個集群、512 個內核和 1,024 個 HART/ Threads。eVocore P8700 已于 2022 年第四季度上市。
eVocore I8500是基于順序執(zhí)行系統(tǒng)，每個內核都結合了多線程和高效的三重問題流水線，可以帶來出色的計算吞吐量。該解決方案可擴展至 64 個集群、512 個核心和 2,048 個 HART/Threads。
雖然，目前尚不清楚有哪些廠商有采用MIPS的RISC-V IP內核。但是，從MIPS乘著RISC-V市場技術領導廠商SiFive業(yè)務重組之際挖來對方的兩員大將，也反應了MIPS對于全力投入RISC-V的持續(xù)努力。
編輯：芯智訊-浪客劍
下載ECAD模型
