Quartus II

• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  可以使用Quartus II Simulator在工程中仿真任何設(shè)計(jì)。根據(jù)所需的信息類型，可以進(jìn)行功能仿真以測試設(shè)計(jì)的邏輯功能，也可以進(jìn)行時序仿真。在目標(biāo)器件中測試設(shè)計(jì)的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進(jìn)行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。

  華清遠(yuǎn)見

  2013/08/26

  FPGA 仿真
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應(yīng)用，通過時序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對這幾種約束方式進(jìn)行介紹。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA Quartus II
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  邏輯鎖定方法學(xué)（LogicLock Methodology）內(nèi)容就是在設(shè)計(jì)時采用邏輯鎖定的基于模塊設(shè)計(jì)流程（LogicLock block-based design flow），來達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法：它可以讓每個單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì)，并把所用資源鎖定。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA Quartus II
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： SignalTap II在線邏輯分析儀的使用方法

  隨著設(shè)計(jì)復(fù)雜度的增加，傳統(tǒng)的設(shè)計(jì)驗(yàn)證方法需要其他技術(shù)和工具的補(bǔ)充，因?yàn)檫@些可編程芯片系統(tǒng)（SOPC）進(jìn)行完全的真實(shí)模擬是不可在適當(dāng)?shù)臅r間內(nèi)完成。而且，設(shè)計(jì)規(guī)模的陡增必然需要新的工具來觀察已編程期間的內(nèi)部操作。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA Quartus II
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-SignalTap II功能演示

  本節(jié)旨在通過給定的工程實(shí)例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解下面知識點(diǎn)。

  華清遠(yuǎn)見

  2

  2013/08/26

  FPGA Quartus II
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-LogicLock功能演示

  本節(jié)旨在通過Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點(diǎn)。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA Quartus II
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之： 創(chuàng)建工程設(shè)計(jì)文件

  Quartus II軟件將工程信息存儲在Quartus II工程配置文件中，如表5.1所示。它包含有關(guān)Quartus II工程的所有信息，包括設(shè)計(jì)文件、波形文件、SignalTap? II文件、內(nèi)存初始化文件以及構(gòu)成工程的編譯器、仿真器和軟件構(gòu)建設(shè)置。

  華清遠(yuǎn)見

  2

  2013/08/26

  FPGA 編譯器
• FPGA設(shè)計(jì)開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎(chǔ)介紹

  Quartus II設(shè)計(jì)軟件是Altera提供的完整的多平臺設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設(shè)計(jì)環(huán)境。Quartus II軟件含有FPGA和CPLD設(shè)計(jì)所有階段的解決方案。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA Quartus II
• FPGA最小系統(tǒng)之：實(shí)例1 在Altera的FPGA開發(fā)板上運(yùn)行第一個FPGA程序

  本節(jié)旨在通過給定的工程實(shí)例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設(shè)計(jì)、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。

  華清遠(yuǎn)見

  1

  2013/08/15

  FPGA 開發(fā)板
• FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法

  隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復(fù)雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。

  華清遠(yuǎn)見

  2013/08/15

  FPGA BGA封裝

正在努力加載...