FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂
今天給大俠帶來(lái)FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂,話不多說(shuō),上貨。什么是靜態(tài)時(shí)序分析?靜態(tài)時(shí)序分析就是Static Timing Analysis,簡(jiǎn)稱 STA。它可以簡(jiǎn)單的定義為:設(shè)計(jì)者提出一些特定的時(shí)序要求(或者說(shuō)是添加特定的時(shí)序約束),套用特定的時(shí)序模型,針對(duì)特定的電路進(jìn)行分析。分析的最終結(jié)果當(dāng)然是要求系統(tǒng)時(shí)序滿足設(shè)計(jì)者提出的要求。