高速信號

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論
  • LVDS分離器簡化高速信號分配
    隨著微處理器、DSP和數(shù)字ASIC時鐘頻率的提高，背板信號的通信速率也在不斷提高。較快的時鐘速率使得基于TTL的單端信號的弱點(diǎn)越來越突出，主要表現(xiàn)在：功耗增大、抖動(導(dǎo)致誤碼)、高電平輻射、傳輸線效應(yīng)(如阻抗失配和串?dāng)_)、電源去耦難度增大以及其它一些問題。盡管一般認(rèn)為利用該技術(shù)速率能夠保持在50MHz以上，但是，上述問題迫使設(shè)計(jì)人員尋求更為有效的解決方案。
    LVDS分離器簡化高速信號分配
  • 高速數(shù)字信號的匹配問題
    在高速數(shù)字信號中，PCB布線的目的，就是保證接收端能夠正確接收到發(fā)射端的信號。正確體現(xiàn)在兩個方面：(1)如果設(shè)計(jì)到時鐘的話，需要保證時序的正確性；
    高速數(shù)字信號的匹配問題
  • 【原創(chuàng)干貨】高速信號是否需要包地處理
    當(dāng)我們在做高速PCB設(shè)計(jì)時，很多工程師都會糾結(jié)于包地問題，那么高速信號是否需要包地處理呢？
    1433
    01/28 09:55
    【原創(chuàng)干貨】高速信號是否需要包地處理
  • Samtec 人工智能深度分享 | 如何管理海量數(shù)據(jù)
    【摘要/前言】 人工智能，或者說，計(jì)算機(jī)的智能，它就在我們身邊，但我認(rèn)為重要的一點(diǎn)是：這種智能是由人類智能驅(qū)動的。正是人工智能背后的人類創(chuàng)新激發(fā)了計(jì)算機(jī)的創(chuàng)造、適應(yīng)和使用，使我們的生活變得更加輕松。通過讓計(jì)算機(jī)專注于人工智能任務(wù)，我們可以把更多的時間放在人際交往、家庭、旅游以及各種人生冒險(xiǎn)經(jīng)歷上。 人工智能還能幫助提高準(zhǔn)確性和精確度。擁有一個龐大的數(shù)據(jù)源，可以在幾毫秒內(nèi)快速提取和分析數(shù)據(jù)，這有助于
  • 明明我說的是25G信號，你卻讓我看12.5G的損耗？
    關(guān)于高速信號損耗要看哪個頻點(diǎn)的問題，高速先生真的一年都要被咨詢幾十次！還是以我們比較熟悉的25G光模塊信號為例子來開始我們今天這篇文章吧。下圖是一個簡單的25G光模塊的PCB設(shè)計(jì)，從芯片到光模塊連接器這一段鏈路，也就是我們高速先生常常稱為host的光模塊鏈路。
    明明我說的是25G信號，你卻讓我看12.5G的損耗？