先進封裝下的芯粒間高速互聯(lián)接口設計思考
背景 近年來,隨著AIGC的發(fā)展,生產力的生成方式、產品形態(tài)都在發(fā)生重大的變化。計算規(guī)模和模型規(guī)模的不斷增大,尤其是大模型的出現(xiàn)和廣泛應用對算力的需求呈現(xiàn)出爆發(fā)式的增長。這一系列的變化對計算架構提出了新的挑戰(zhàn),首先是系統(tǒng)規(guī)模越來越大,系統(tǒng)結構越來越復雜;其次計算形態(tài)的變革,傳統(tǒng)的計算形態(tài),主要是基于CPU或GPU的同構計算越來越難以滿足算力的持續(xù)增長。 在這一背景下,Chiplet成為非常有潛力的