RTL-to-Gate synthesis with Design Compiler PrimeTime SI STA analysis

課程內(nèi)容：

第一節(jié)：RTL到門級網(wǎng)表的實現(xiàn)，邏輯綜合流程相關(guān)介紹

第二節(jié)：STA分析以及時序分析中的crosstalk、noise、POCV相關(guān)的分析方法

課時安排：

• Design Compiler

• RTL到門級網(wǎng)表的設(shè)計實現(xiàn)概念介紹

• 邏輯綜合的基本流程

• 有助于提升網(wǎng)表QoR的命令操作

• Design Compiler NXT 全新一代的邏輯綜合工具介紹

• PrimeTime SI (PT SI):

• STA分析PT基本流程

• PT SI 的分析方法

• PT ECO相關(guān)的advanced feature介紹

工具列表：

• Design Compiler Graphical

• PrimeTime SI

講師介紹：

Gogo Min

東南大學ASIC工程中心研究生畢業(yè)，曾參與海思麒麟芯片的設(shè)計開發(fā)，負責綜合實現(xiàn)、STA相關(guān)工作?，F(xiàn)任職于Synopsys，負責DC, Formality, PT相關(guān)工具的技術(shù)支持。