1114
引言
本參考手冊(cè)提供關(guān)于如何使用 BlueNRG-LP 微控制器存儲(chǔ)器和外設(shè)的完整信息。
BlueNRG-LP 是一款功能強(qiáng)大的超低功耗 2.4 GHz 射頻收發(fā)器，其 Cortex?-M0+ 微控制器的工作頻率可達(dá) 64 MHz。
BlueNRG-LP 適用于實(shí)現(xiàn)符合 Bluetooth?低功耗 SIG 規(guī)范的應(yīng)用。
術(shù)語(yǔ)表
本節(jié)給出了本文檔中使用的縮略語(yǔ)的簡(jiǎn)明定義：
SoC 集成了 SWD 調(diào)試端口（SWD-DP），該端口提供基于串行線調(diào)試（SWD）協(xié)議的 2 引腳（時(shí)鐘和數(shù)據(jù)）
接口。
字：32 位數(shù)據(jù)/指令
半字：16 位數(shù)據(jù)/指令
字節(jié)：8 位數(shù)據(jù)
雙字：64 位數(shù)據(jù)
AHB：高級(jí)高性能總線
APB：高級(jí)外圍總線
CPU：請(qǐng)參見 Cortex?-M0+ 內(nèi)核
系統(tǒng)架構(gòu)
主系統(tǒng)由 32 位多層 AHB 總線矩陣構(gòu)成，可實(shí)現(xiàn)以下部分的互連：
3 個(gè)主器件：
?CPU（Cortex?-M0+）內(nèi)核 S 總線
?DMA1
?射頻系統(tǒng)
9 個(gè)從器件：
?CPU（Cortex?-M0+）S 總線上的內(nèi)部 Flash 存儲(chǔ)器
?內(nèi)部 SRAM0（16 kB）
?內(nèi)部 SRAM1（16 kB）
?內(nèi)部 SRAM2（16 kB）
?內(nèi)部 SRAM3（16 kB）
?APB0 外設(shè)（通過(guò)一個(gè) AHB-to-APB 橋）
?APB1 外設(shè)（通過(guò)一個(gè) AHB-to-APB 橋）
?AHB0 外設(shè)
?AHBRF，包括 AHB-to-APB 橋和無(wú)線電外設(shè)（連接到 APB2）
借助總線矩陣，可以實(shí)現(xiàn)主控總線到被控總線的訪問(wèn)，這樣即使在多個(gè)高速外設(shè)同時(shí)運(yùn)行期間，系統(tǒng)也可以實(shí)現(xiàn)并發(fā)訪問(wèn)和高效運(yùn)行。
系統(tǒng)包含 Cortex?-M0+“無(wú)線電協(xié)議和應(yīng)用”處理器及其射頻子系統(tǒng)。有一個(gè) Flash 存儲(chǔ)器會(huì)被 CPU 用于藍(lán)牙協(xié)議和應(yīng)用管理。
外設(shè)位于不同的系統(tǒng)總線（用于射頻系統(tǒng)的 AHB、APB0、APB1 和 APB2）上。有 4 個(gè) SRAM 塊，1 個(gè)SRAM0 始終通電，3 個(gè) SRAM（SRAM1、SRAM2 和 SRAM3）可編程為始終通電或可開關(guān)。
S0：CPU（Cortex?-M0+）S 總線
該總線將 CPU 內(nèi)核的系統(tǒng)總線連接到總線矩陣。內(nèi)核使用該總線獲取指令，進(jìn)行字面值加載和調(diào)試訪問(wèn)，以及訪問(wèn)位于外設(shè)或 SRAM 區(qū)中的數(shù)據(jù)。該總線的訪問(wèn)目標(biāo)是所有可能的外設(shè)（內(nèi)部 Flash 和 SRAM 存儲(chǔ)器，AHB0、APB0、APB1 和 APB2 外設(shè)）。
S1：DMA 總線
該總線將 DMA 的 AHB 主接口連接到總線矩陣。該總線的訪問(wèn)目標(biāo)是 4 塊 SRAM 和 APB1 外設(shè)。
S2：射頻系統(tǒng)總線
該總線將射頻系統(tǒng)的 AHB 主接口連接到總線矩陣。該總線的訪問(wèn)目標(biāo)是 4 塊 SRAM 和 APB2 外設(shè)（MR_BLE/射頻子系統(tǒng) IP 的內(nèi)部 APB 模塊）。
