3406
本文檔介紹了 NXP K32 L2B 微控制器的特性、架構(gòu)和編程模型。參考手冊主要面向在系統(tǒng)中使用或考慮使用 NXP 產(chǎn)品的系統(tǒng)架構(gòu)師和軟件應(yīng)用開發(fā)人員。
此處提供的信息概述了 ArmCortex-M0+ MCU 的 K32 L 系列和 K32 L2B 產(chǎn)品系列。它還提供了本文檔所涵蓋的設(shè)備上可用模塊的高級描述。
該器件是高度集成、市場領(lǐng)先的超低功耗 32 位微控制器，基于增強型 Cortex-M0+ （CM0+） 內(nèi)核平臺。家族導(dǎo)數(shù)的特點如下。
? 內(nèi)核平臺時鐘高達 48 MHz，總線時鐘高達 24 MHz
? 內(nèi)存選項高達 256 KB 閃存和 32 KB RAM
? 1.71–3.6 V 的寬工作電壓范圍，具有全功能閃存編程/擦除/讀取操作
? 環(huán)境工作溫度范圍為 –40 °C 至 105 °C。
該系列用作超低功耗、高性價比的微控制器，為開發(fā)人員提供合適的入門級 32 位解決方案。該系列是面向低成本、低功耗、高性能設(shè)備應(yīng)用的下一代 MCU 解決方案。對于需要較長電池壽命的成本敏感型便攜式應(yīng)用，它非常有價值。
核心概述
Arm Cortex-M0+ 內(nèi)核介紹
增強型 Arm Cortex M0+ 是 Cortex-M 系列處理器的成員，針對專注于對成本非常敏感的低功耗應(yīng)用的微控制器內(nèi)核。它有一個 32 位 AMBA AHB-Lite 接口，并包括一個 NVIC 組件。它還具有硬件調(diào)試功能，包括對簡單程序跟蹤功能的支持。該處理器支持 ARMv6-M 指令集 （Thumb） 架構(gòu)，包括除 3 個 16 位 Thumb 操作碼（總共 52 個）和 7 個 32 位指令外的所有操作碼。它向上兼容其他 Cortex-M 配置文件處理器。
Arm Cortex-M0+ 內(nèi)核具有兩個總線接口： ? 單個 32 位 AMBA-3 AHB-Lite 系統(tǒng)接口，提供與外設(shè)和所有系統(tǒng)存儲器（包括閃存和 RAM）的連接 ? 單個 32 位 I/O 端口總線，與 GPIO 接口，具有 1 周期負載和存儲
SysTick Control and Status register 中的 CLKSOURCE 字段選擇 core clock （當(dāng) CLKSOURCE = 1） 或 core clock的 divide-by-16 （當(dāng) CLKSOURCE = 0時）。因為 timing reference 是一個可變頻率，所以 SysTick Calibration Value Register 中的 TENMS 字段始終為 0。
該器件支持標(biāo)準(zhǔn) Arm 2 針 SWD 調(diào)試端口。
此設(shè)備上的 core 以特權(quán)和非特權(quán)級別實現(xiàn)。Arm 文檔使用與本文檔不同的術(shù)語來區(qū)分權(quán)限級別。
對 NVIC 的不可屏蔽中斷請求由外部 NMI 信號控制。NMI 信號多路復(fù)用的引腳必須配置為 NMI 函數(shù)，以生成不可屏蔽的中斷請求。
