如果在PCB上看到孤零零的去耦電容，看看是不是這種情況

參考平面中的分割有兩種，一種英文稱為slot, 一種英文稱為split，兩者有相同之處，也有不同之處。

相同之處是，兩者都會(huì)造成EMI和信號(hào)完整性問題；

不同之處是，slot是部分分割，而split是完全分割，如下圖所示。

設(shè)計(jì)人員在設(shè)計(jì)混合模擬/數(shù)字板時(shí)，為了減少數(shù)字區(qū)域?qū)δM區(qū)域的串?dāng)_，會(huì)對其參考平面進(jìn)行分割。

在EMC文獻(xiàn)中，通常建議以分割地平面的方法，來減少模擬電路和數(shù)字電路之間的串?dāng)_。

但是，在下圖中，對地的進(jìn)行分割，反而起到了相反的效果。因?yàn)樵谶@個(gè)slot上面，有多個(gè)數(shù)字信號(hào)走線，來自驅(qū)動(dòng)器的數(shù)字回流無法立即從走線下方流回，而只能繞著slot流動(dòng)。有一小部分回流，會(huì)以位移電流的形式通過間隙電容。

所以，回流相對于信號(hào)走線形成一個(gè)大環(huán)路，這大大增加了電流環(huán)路電感，從而引起輻射發(fā)射和串?dāng)_，而這些問題，卻是設(shè)計(jì)人員最初想避免的問題。

情形1：電源層分割，接地層連續(xù)

在設(shè)計(jì)高速硬件電路時(shí)，比如FPGA電路等，通常會(huì)有多個(gè)電源域，分布在同一電源層中。如下左圖所示。

更具體的，如下右圖所示。PCB的疊層為四層板，L1和L2是信號(hào)平面，L2是電源平面，L3是地平面。

其中地平面DGND是連續(xù)的，但電源平面是分割的。

理想情況下，是希望所有的走線都能布在L4層，因?yàn)榕c該層相鄰的是完整的地平面。

但是，總有一些走線，必須在L1層，而L1層下方是分割的電源平面。

這時(shí)的回流路徑是什么樣的呢?

這時(shí)，就需要依靠板子上的去耦電容，來為回流提供繞行路徑。如下左圖所示。

回流通過最近的去耦電容C2流到連續(xù)的DGND平面，然后該回流又通過另一個(gè)去耦電容C1返回到電源層。所以，這個(gè)時(shí)候，電容器的阻抗也對回流環(huán)路的總阻抗起著重要影響。

所以，當(dāng)(DGND)接地平面連續(xù)時(shí)，它仍可提供暢通無阻的信號(hào)電流返回路徑，雖然這個(gè)回流路徑稍稍大了點(diǎn)。

情形2：電源層和接地層都分割，而且分割線在垂直方向上重合

假設(shè)走線在數(shù)字設(shè)備 IC1 和 IC2 之間布線，跨越相鄰電源平面中的一個(gè)slot, 如下圖所示，電源平面和地平面都被分割，而且分割線在垂直方向上重合。

下圖中，看上去回流可以在從數(shù)字區(qū)域流過，如藍(lán)色線所示，雖然這樣也會(huì)增大回路，導(dǎo)致EMI性能變差，但是好歹不算太離譜。

但是如果IC1移到模擬區(qū)域，如紅色線所示。這個(gè)時(shí)候，平面上的回流徹底被切斷了，如下右圖所示，那該怎么辦呢？

回流一定會(huì)需要一條替代路徑，繞過slot，回到源端。如果不采取措施的話，回流路徑就亂七八糟了。

所以，如果兩個(gè)參考平面以相同的方式分開 ，即使有去耦電容器，也無濟(jì)于事，因?yàn)楫?dāng)回流經(jīng)過相應(yīng)的參考平面時(shí)，沒法經(jīng)過gap，因?yàn)殡娫雌矫婧偷仄矫娑急环指盍恕?/strong>