• 正文
    • 結語
  • 相關推薦
申請入駐 產業(yè)圖譜

尋找IP靈魂伴侶,芯聯(lián)芯發(fā)布《第五代半導體 硅智財 核芯 白皮書》

原創(chuàng)
2021/11/15
765
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

繼今年7月份完成通用CPU IP開發(fā)環(huán)境搭建,著力推進生態(tài)環(huán)境建設后,近日芯聯(lián)芯又對外發(fā)布了《第五代半導體 硅智財 核芯 白皮書》,并在上海浦東凱賓斯基酒店舉辦了“上海芯聯(lián)芯2021金秋技術白皮書發(fā)布暨戰(zhàn)略合作簽約儀式”。

上海集成電路協(xié)會副秘書長毛彩虹、蘇州衡盈資本董事長劉嘯東、天津哈威克科技有限公司董事長馬宏偉、合肥晶合集成電路副總經(jīng)理邱顯寰、SEMI中國總裁居龍等嘉賓發(fā)表致辭。

眾所周知,芯聯(lián)芯在2019年5月宣布獲得了MIPS處理器IP在中國區(qū)永久自主經(jīng)營權,作為ARM生態(tài)的直接競爭對手,其一舉一動同樣備受行業(yè)的關注。據(jù)悉,截至今年三季度,芯聯(lián)芯MIPS IP芯授權已達1.3億多顆,并且一半以上產品是外銷,預計2021年芯聯(lián)芯MIPS IP芯授權將超過1.5億顆,2022年將成長至1.7-2.2億顆。

?

在發(fā)布會現(xiàn)場,芯聯(lián)芯創(chuàng)始人、董事長何薇玲表示:“IP是芯片的靈魂,當前傳統(tǒng)的設計方法和規(guī)則實際上是落后于最新的集成電路發(fā)展思潮的,而以硅驗證模塊作為異構主體的設計新理念,將賦能樂構(源自樂高lego),帶動新一代EDA規(guī)則和工具的演進,加快設計到制程的速度和品質。

根據(jù)何薇玲的描述,芯聯(lián)芯的這種創(chuàng)新模式是她和先生石克強一起將多年來的EDA和產業(yè)應用經(jīng)驗融會貫通后寫成的,內容形式上分為上下兩篇,目標是縮短設計到流片的周期。

此次發(fā)布的為上篇《IP芯片化》,其重點在于加速SoC制程,芯聯(lián)芯提出對IP設計的模塊化改進成異構型的堆積式的模式,而硅驗證的樂構與模塊化將是加速SoC制程的催化劑。

明年將發(fā)布下篇《芯片IP化》,其重點在于使用硅驗證的IP核減少前端設計的風險,芯聯(lián)芯認為通過使用硅驗證的IP核,過去嚴格的單線串行模式,可以變成三線并發(fā)的并行模式,真正起到加速設計流程并簡化驗證程序的作用。

除了戰(zhàn)略層面的說明,芯聯(lián)芯研發(fā)總監(jiān)葛蕾透露,MIPS擁有30-40年的開發(fā)經(jīng)驗,而芯聯(lián)芯的大部分員工就來自前MIPS上海研發(fā)中心,目前芯聯(lián)芯自主CPU IP平臺已經(jīng)搭建成功,未來將結合更優(yōu)化的前期PPA分析、驗證輔助(靜態(tài)驗證和動態(tài)驗證),使中國芯片設計公司得以使用安全、成熟且自主可控的技術,更快速便利地開發(fā)出SoC芯片,豐富MIPS IP生態(tài)。

此外,芯聯(lián)芯蘇運強總監(jiān)表示,MIPS已經(jīng)形成了完整的軟件生態(tài),在Linux內核、工具鏈、各種編程開發(fā)環(huán)境、發(fā)行版等方面形成了全面的生態(tài)體系。未來,芯聯(lián)芯將和更專業(yè)的開發(fā)工具團隊合作,合法合規(guī)地展開通用CPU IP二次開發(fā)以賦能中國集成電路國產化進程以及幫助中國產品走向全球市場。

?

在發(fā)布會現(xiàn)場,上海芯聯(lián)芯與北大上海微電子研究院舉行了戰(zhàn)略合作簽約儀式,標志著芯聯(lián)芯在MIPS IP生態(tài)布局上的重要戰(zhàn)略部署:為北大上海微電子研究院重點孵化培育企業(yè)在MCU層面的芯片與應用,為提供開源技術支持。

?

值得一提的是,在整個發(fā)布會的壓軸階段,芯聯(lián)芯組織了一場圍繞《中國自主可控IP對集成電路發(fā)展的影響》為話題的主旨圓桌論壇,由芯聯(lián)芯總裁余可主持,炬芯科技董事長周正宇博士、蘇州衡盈資本董事長劉嘯東、上海硅知識產權總經(jīng)理徐步陸博士參與討論。

其中,衡盈資本作為芯聯(lián)芯的早期投資人,董事長劉嘯東分享了投資芯聯(lián)芯的核心原因,他認為一旦ARM在中國禁售,MIPS的重要性就會被立刻體現(xiàn)出來,如果有那么一天,芯聯(lián)芯也許會成為民族英雄。此外,作為上海證券交易所顧問,他強調所有卡住脖子的都要姓“科”,這是科創(chuàng)板定位的一個重要因素。

結語

在后摩爾時代的今天,制程節(jié)點還是在艱難地挺進,芯片的集成度會更高,架構會更加復雜,Tapeout流片的費用節(jié)節(jié)攀升,EDA實現(xiàn)流程愈加復雜化,如何在應對這些挑戰(zhàn)的同時,縮短設計公司Time-to-Market的時間,降低失敗的風險?芯聯(lián)芯推出以硅驗證、可信的CIP Nugget為創(chuàng)新理念下的一系列處理器內核IP或許是不錯的選擇。

?

相關推薦

登錄即可解鎖
  • 海量技術文章
  • 設計資源下載
  • 產業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄