?
4.2??ARM處理器硬件開發(fā)平臺
4.2.1??ARM處理器簡介
ARM是一類嵌入式微處理器，同時也是一個公司的名字。ARM公司于1990年11月成立于英國劍橋，它是一家專門從事16/32位RISC微處理器知識產(chǎn)權(quán)設(shè)計的供應(yīng)商。ARM公司本身不直接從事芯片生產(chǎn)，而只是授權(quán)ARM內(nèi)核，再給生產(chǎn)和銷售半導(dǎo)體的合作伙伴，同時也提供基于ARM架構(gòu)的開發(fā)設(shè)計技術(shù)。世界各大半導(dǎo)體生產(chǎn)商從ARM公司處購買其設(shè)計的ARM微處理器核，根據(jù)各自不同的應(yīng)用領(lǐng)域，加入適當(dāng)?shù)?a class="article-link" target="_blank" href="/baike/1657559.html">外圍電路，從而形成自己的ARM微處理器芯片進入市場。
ARM公司從成立至今，在短短幾十年的時間就占據(jù)了75%的市場份額，如今，ARM微處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個領(lǐng)域。采用ARM技術(shù)的微處理器現(xiàn)在已經(jīng)遍及各類電子產(chǎn)品，汽車、消費娛樂、影像、工業(yè)控制、海量存儲、網(wǎng)絡(luò)、安保和無線等市場。到2001年就幾乎已經(jīng)壟斷了全球RISC芯片市場，成為業(yè)界實際的RISC芯片標(biāo)準(zhǔn)。圖4.3列舉了使用ARM微處理器的公司名稱。
圖4.3??ARM?IP核用戶
ARM的成功，一方面得益于它獨特的公司運作模式，另一方面，當(dāng)然來自于ARM處理器自身的優(yōu)良性能。ARM處理器有如下特點。
n 體積小、低功耗、低成本、高性能。
n 支持ARM（32位）/?Thumb（16位）/?Thumb2（16/32位混合）指令集，能很好地兼容8位/16位器件。
n 大量使用寄存器，指令執(zhí)行速度更快。
n 大多數(shù)數(shù)據(jù)操作都在寄存器中完成。
n 尋址方式靈活簡單，執(zhí)行效率高。
n 指令長度固定。
|
小知識 |
常見的CPU指令集分為CISC和RISC兩種。 CISC（Complex?Instruction?Set?Computer）是“復(fù)雜指令集”。自PC機誕生以來，32位以前的處理器都采用CISC指令集方式。由于這種指令系統(tǒng)的指令不等長，因此指令的數(shù)目非常多，編程和設(shè)計處理器時都較為麻煩。但由于基于CISC指令架構(gòu)系統(tǒng)設(shè)計的軟件已經(jīng)非常普遍了，所以包括Intel、AMD等眾多廠商至今使用的仍為CISC。 RISC（Reduced?Instruction?Set?Computing）是“精簡指令集”。研究人員在對CISC指令集進行測試時發(fā)現(xiàn)，各種指令的使用頻度相當(dāng)懸殊，其中最常使用的是一些比較簡單的指令，它們僅占指令總數(shù)的20%，但在程序中出現(xiàn)的頻度卻占80%。RISC正是基于這種思想提出的。采用RISC指令集的微處理器處理能力強，并且還通過采用超標(biāo)量和超流水線結(jié)構(gòu)，大大增強并行處理能力。 |
4.2.2??ARM體系結(jié)構(gòu)簡介
1．ARM微處理器工作狀態(tài)
ARM微處理器的工作狀態(tài)一般有三種，并可來回切換。
n 第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的ARM指令。
n 第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。
n 第三種為Thumb2狀態(tài)，此時處理執(zhí)行16/32位混合的、多類型對齊的指令。
2．ARM體系結(jié)構(gòu)的存儲格式
n 大端格式：在這種格式中，字?jǐn)?shù)據(jù)的高字節(jié)存儲在低地址中，而字?jǐn)?shù)據(jù)的低字節(jié)則存放在高地址中。
n 小端格式：與大端存儲格式相反，在小端存儲格式中，低地址中存放的是字?jǐn)?shù)據(jù)的低字節(jié)，高地址存放的是字?jǐn)?shù)據(jù)的高字節(jié)。
3．ARM處理器模式
ARM微處理器支持7種運行模式，分別如下。
n 用戶模式（usr）：應(yīng)用程序執(zhí)行狀態(tài)。
n 快速中斷模式（fiq）：用于高速數(shù)據(jù)傳輸或通道處理等快速中斷處理。
n 外部中斷模式（irq）：用于通用的中斷處理。
n 管理模式（svc）：特權(quán)模式，操作系統(tǒng)使用的保護模式。
n 數(shù)據(jù)訪問終止模式（abt）：當(dāng)數(shù)據(jù)或指令預(yù)取終止時進入該模式，可用于虛擬存儲及存儲保護。
n 系統(tǒng)模式（sys）：運行具有特權(quán)的操作系統(tǒng)任務(wù)。
4.2.3??ARM9體系結(jié)構(gòu)
1．ARM微處理器系列簡介
ARM微處理器系列主要特點如表4.2所示。
表4.2 ARM微處理器系列
|
ARM核 |
主?要?特?點 |
|
ARM7TDMI |
??使用v4T體系結(jié)構(gòu) ??最普通的低端ARM核 ??3級流水線 ??馮·諾依曼體系結(jié)構(gòu) ???CPI約為1.9 T表示支持Thumb指令集（ARM指令是32位的；Thumb指令是16位的） DI表示“Embedded?ICE?Logic”，支持JTAG調(diào)試 M表示內(nèi)嵌硬件乘法器 ARM720T是具有cache、MMU（內(nèi)存管理單元）和寫緩沖的一種ARM7TDMI |
|
ARM9TDMI |
??使用v4T體系結(jié)構(gòu) ??5級流水線：CPI被提高到1.5，提高了最高主頻 ??哈佛體系結(jié)構(gòu)：增加了存儲器有效帶寬（指令存儲器接口和數(shù)據(jù)存儲器接口），實現(xiàn)了同時訪問指令存儲器和數(shù)據(jù)存儲器的功能。 ??一般提供附帶的cache：ARM922T有2?X?8KB的cache、MMU和寫緩沖；ARM920T除了有2?×?16KB的cache之外，其他的與ARM922t相同；ARM940T有一個MPU（內(nèi)存保護單元） |
|
ARM9E |
??ARM9E是在ARM9TDMI的基礎(chǔ)上，增加了一些功能：支持V5TE版本的體系結(jié)構(gòu)，實現(xiàn)了單周期32?×?16乘法器和Embedded?ICE?Logic?RT ??ARM926EJ-S?/?ARM946E-S：有可配置的指令和數(shù)據(jù)cache、指令和數(shù)據(jù)TCM接口以及AHB總線接口。ARM926EJ-S有MMU，ARM946E-S有MPU ??ARM966E-S：有指令和數(shù)據(jù)TCM接口，沒有cache、MPU/MMU |
|
ARM11系列 |
??ARM1136JF-S：使用ARM?V6體系結(jié)構(gòu)，性能強大（8級流水線，有靜態(tài)/動態(tài)分支預(yù)測器和返回堆棧），有低延遲中斷模式，有MMU，有支持物理標(biāo)記的4-64k指令和數(shù)據(jù)cache，有一些內(nèi)嵌的可配置的TCM，有4個主存端口（64位存儲器接口），可以集成VFP協(xié)處理器（可選）。 ??ARM1156T2(F)-S：有MPU，支持Thumb2?ISA。 ??ARM1176JZ(F)-S：在ARM1136JF-S基礎(chǔ)上實現(xiàn)了TrustZone技術(shù)。 |
|
Cortex系列 |
??Cortex-A8：使用v7A體系結(jié)構(gòu)，支持MMU、AXI、VFP和NEON。 ??Cortex-R4：使用v7R體系結(jié)構(gòu)，支持MPU（可選）、AXI和Dual?Issue技術(shù)。 ??Cortex-M3：使用v7M體系結(jié)構(gòu)，支持MPU?（可選）、AHB?Lite?和?APB |
因為本書所采用的FS2410開發(fā)板的S3C2410X是一款A(yù)RM9核處理器，所以下面重點學(xué)習(xí)ARM9核處理器。
?
2．ARM9主要特點
ARM處理器憑借它的低功耗、高性能等特點，被廣泛應(yīng)用于個人通信等嵌入式領(lǐng)域，而ARM7也曾在中低端手持設(shè)備中占據(jù)了一席之地。然而，ARM7的處理性能逐漸無法滿足人們?nèi)找嬖鲩L的高性能處理的需求，它開始退出主流應(yīng)用領(lǐng)域，取而代之的是性能更加強大的ARM9系列處理器。
新一代的ARM9處理器，通過全新的設(shè)計，能夠達(dá)到兩倍以上于ARM7處理器的處理能力。它的主要特點如下所述。
（1）5級流水線。
ARM7處理器采用的3級流水線設(shè)計，而ARM9則采用5級流水線設(shè)計，如圖4.4所示。
通過使用5級流水線機制，在每一個時鐘周期內(nèi)可以同時執(zhí)行5條指令。這樣就大大提高了處理性能。在同樣的加工工藝下，ARM9處理器的時鐘頻率是ARM7的1.8～2.2倍。
圖4.4??ARM7與ARM9流水線比較
?
（2）采用哈佛結(jié)構(gòu)。
首先讀者需要了解什么叫哈佛結(jié)構(gòu)。在計算機中，根據(jù)計算機的存儲器結(jié)構(gòu)及其總線連接形式，計算機系統(tǒng)可以被分為馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)，其中馮·諾依曼結(jié)構(gòu)共用數(shù)據(jù)存儲空間和程序存儲空間，它們共享存儲器總線，這也是以往設(shè)計時常用的方式；而哈佛結(jié)構(gòu)則具有分離的數(shù)據(jù)和程序空間及分離的訪問總線。所以哈佛結(jié)構(gòu)在指令執(zhí)行時，取址和取數(shù)可以并行，因此具有更高的執(zhí)行效率。ARM9采用的就是哈佛結(jié)構(gòu)，而ARM7采用的則是馮·諾依曼結(jié)構(gòu)。如圖4.5和圖4.6分別體現(xiàn)了馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)的數(shù)據(jù)存儲方式。
圖4.5??馮·諾依曼結(jié)構(gòu)??????? 圖4.6??哈佛結(jié)構(gòu)
由于在RISC架構(gòu)的處理器中，程序中大約有30%的指令是Load-Store指令，而采用哈佛結(jié)構(gòu)大大提升了這兩個指令的執(zhí)行速度，因此對提高系統(tǒng)效率的貢獻(xiàn)是非常明顯的。
（3）高速緩存和寫緩存的引入。
由于在處理器中，一般處理器速度遠(yuǎn)遠(yuǎn)高于存儲器訪問速度，那么，如果存儲器訪問成為系統(tǒng)性能的瓶頸，則處理器再快都毫無作用。在這種情況下，高速緩存（Cache）和寫緩存（Write?Buffer）可以很好地解決這個問題，它們存儲了最近常用的代碼和數(shù)據(jù)，以供CPU快速存儲，如圖4.7所示。
（4）支持MMU。
圖4.7??ARM9的高速緩存和讀緩存
MMU是內(nèi)存管理單元，它把內(nèi)存以“頁（page）”為單位來進行處理。一頁內(nèi)存是指一個具有一定大小的連續(xù)的內(nèi)存塊，通常為4096B或8192B。操作系統(tǒng)為每個正在運行的程序建立并維護一張被稱為進程內(nèi)存映射（Process?Memory?Map）的表，表中記錄了程序可以存取的所有內(nèi)存頁以及它們的實際位置。
每當(dāng)程序存取一塊內(nèi)存時，它會把相應(yīng)的虛擬地址（virtual?address）傳送給MMU，而MMU會在PMM中查找這塊內(nèi)存的實際位置，也就是物理地址（physical?address），物理地址可以在內(nèi)存中或磁盤上的任何位置。如果程序要存取的位置在磁盤上，就必須把包含該地址的頁從磁盤上讀到內(nèi)存中，并且必須更新PMM以反映這個變化（這被稱為pagefault，即“頁錯”）。MMU的實現(xiàn)過程如圖4.8所示。
圖4.8??MMU的實現(xiàn)過程
只有擁有了MMU才能真正實現(xiàn)內(nèi)存保護。例如當(dāng)A進程的程序試圖直接訪問屬于B進程的虛擬地址中的數(shù)據(jù)，那么MMU會產(chǎn)生一個異常（Exception）來阻止A的越界操作。這樣，通過內(nèi)存保護，一個進程的失敗并不會影響其他進程的運行，從而增強了系統(tǒng)的穩(wěn)定性，如圖4.9所示。ARM9也正是因為擁有了MMU，所以比ARM7具有更強的穩(wěn)定性和可靠性。
圖4.9??內(nèi)存保護示意圖
?
4.2.4??S3C2410處理器詳解
本書所采用的硬件平臺是深圳優(yōu)龍科技有限公司的開發(fā)板FS2410（如圖4.10所示），它的中央處理器是三星公司的S3C2410X。S3C2410X是使用ARM920T核、采用0.18mm工藝CMOS標(biāo)準(zhǔn)宏單元和存儲編譯器開發(fā)而成的。由于采用了由ARM公司設(shè)計的16/32位ARM920T?RISC處理器，因此S3C2410X實現(xiàn)了MMU和獨立的16KB指令和16KB數(shù)據(jù)哈佛結(jié)構(gòu)的緩存，且每個緩存均為8個字長度的流水線。它的低功耗、精簡而出色的全靜態(tài)設(shè)計特別適用于對成本和功耗敏感的領(lǐng)域。
S3C2410X提供全面的、通用的片上外設(shè)，大大降低系統(tǒng)的成本，下面列舉了S3C2410X的主要片上功能。
n 1.8V?ARM920T內(nèi)核供電，1.8V/2.5V/3.3V存儲器供電；
n 16KB指令和16KB數(shù)據(jù)緩存的MMU內(nèi)存管理單元；
n 外部存儲器控制（SDRAM控制和芯片選擇邏輯）；
n 提供LCD控制器（最大支持4K色的STN或256K色TFT的LCD），并帶有1個通道的LCD專用DMA控制器；
n 提供4通道DMA，具有外部請求引腳；
n 提供3通道UART（支持IrDA1.0，16字節(jié)發(fā)送FIFO及16字節(jié)接收FIFO）/2通道SPI接口；
n 提供1個通道多主IIC總線控制器/1通道IIS總線控制器；
n 兼容SD主機接口1.0版及MMC卡協(xié)議2.11版；
n 提供2個主機接口的USB口/1個設(shè)備USB口（1.1版本）；
圖4.10??優(yōu)龍FS2410開發(fā)板實物圖
n 提供看門狗定時器；
n 提供117個通用I/O口/24通道外部中斷源；
n 提供不同的電源控制模式：正常、慢速、空閑及電源關(guān)閉模式；
n 提供帶日歷功能的實時時鐘控制器（RTC）；
n 具有PLL的片上時鐘發(fā)生器。
?
S3C2410X系統(tǒng)結(jié)構(gòu)圖如圖4.11所示。
下面依次對S3C2410X的系統(tǒng)管理器、Nand?Flash引導(dǎo)裝載器、緩沖存儲器、時鐘和電源管理及中斷控制進行簡要講解，要注意，其中所有模式的選擇都是通過對相關(guān)寄存器特定值的設(shè)定來實現(xiàn)的，因此，當(dāng)讀者需要對此進行修改時，請參閱三星公司提供S3C2410X用戶手冊。
1．系統(tǒng)管理器
S3C2410X支持小/大端模式，它將系統(tǒng)的存儲空間分為8個組（bank），其中每個bank有128MB，總共為1GB。每個組可編程的數(shù)據(jù)總線寬度為8/16/32位，其中bank0~bank5具有固定的bank起始地址和結(jié)束地址，用于ROM和SRAM。而bank6和bank7是大小可變的，用于ROM、SRAM或SDRAM。這里，所有的存儲器bank都具有可編程的操作周期，并且支持掉電時的SDRAM自刷新模式和多種類型的引導(dǎo)ROM。
2．nand?flash引導(dǎo)裝載器
S3C2410X支持從nand?flash存儲器啟動，其中，開始的4KB為內(nèi)置緩沖存儲器，它在啟動時將被轉(zhuǎn)載（裝載or轉(zhuǎn)載）到SDRAM中并執(zhí)行引導(dǎo)，之后該4KB可以用作其他用途。
圖4.11??S3C2410X系統(tǒng)結(jié)構(gòu)圖
|
小知識 |
Flash是一種非易失閃存技術(shù)。Intel于1988年首先開發(fā)出Nor?Flash技術(shù)之后，徹底改變了原先由EPROM和EEPROM一統(tǒng)天下的局面。緊接著，1989年東芝公司發(fā)布了Nand?Flash結(jié)構(gòu)，強調(diào)降低每比特的成本、更高的性能，并且像磁盤一樣可以通過接口輕松升級。 Nor?Flash的特點是芯片內(nèi)執(zhí)行（Execute?In?Place），這樣應(yīng)用程序可以直接在Flash閃存內(nèi)運行，而不必再把代碼讀到系統(tǒng)RAM中。Nor?Flash的傳輸效率很高，在1～4MB的小容量時具有很高的成本效益，但是很低的寫入和擦除速度大大影響了它的性能。 Nand?flash結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲密度，NAND讀和寫操作采用512字節(jié)的塊，單元尺寸幾乎是nor器件的一半，同時由于生產(chǎn)過程更為簡單，大大降低了生產(chǎn)的成本。NAND閃存中每個塊的最大擦寫次數(shù)是100萬次，是Nor?Flash的10倍，這些都使得Nand?Flash越來越受到人們的歡迎。 |
同時，S3C2410X也支持從外部nGCS0片選的Nor?flash啟動，如在優(yōu)龍的開發(fā)板上將JP1跳線去掉就可從Nor?Flash啟動（默認(rèn)從Nand?Flash啟動）。在這兩種啟動模式下，各片選的存儲空間分配是不同的，如圖4.12所示。
圖4.12??S3C2410兩種啟動模式地址映射
3．緩沖存儲器
S3C2410X是帶有指令緩存（16KB）和數(shù)據(jù)緩存（16KB）的聯(lián)合緩存裝置，一個緩沖區(qū)能夠保持16字的數(shù)據(jù)和4個地址。
4．時鐘和電源管理
S3C2410X采用獨特的時鐘管理模式，它具有PLL（相位鎖定環(huán)路，用于穩(wěn)定頻率）的芯片時鐘發(fā)生器，而在此，PLL又分為UPLL和MPLL。其中UPLL時鐘發(fā)生器用于主/從USB操作，MPLL時鐘發(fā)生器用于產(chǎn)生主時鐘，使其能以極限頻率203MHz（1.8V）運行。
S3C2410X的電源管理模式又分為正常、慢速、空閑和掉電4種模式。其中慢速模式為不帶PLL的低頻時鐘模式，空閑模式始終為CPU停止模式，掉電模式為所有外圍設(shè)備全部掉電僅內(nèi)核電源供電的模式。
另外，S3C2410X對片內(nèi)的各個部件采用獨立的供電方式。
n 1.8V的內(nèi)核供電。
n 3.3V的存儲器獨立供電（通常對SDRAM采用3.3V，對移動SDRAM采用1.8/2.5V）。
n 3.3V的VDDQ。
n 3.3V的I/O獨立供電。
由于在嵌入式系統(tǒng)中電源管理非常關(guān)鍵，它直接涉及功耗等各方面的系統(tǒng)性能，而S3C2410X的電源管理中獨立的供電方式和多種模式可以有效地處理系統(tǒng)的不同狀態(tài)，從而達(dá)到最優(yōu)的配置。
5．中斷控制
中斷處理在嵌入式系統(tǒng)開發(fā)中非常重要，尤其對于從單片機轉(zhuǎn)入到嵌入式的讀者來說，與單片機中簡單的中斷模式相比，ARM中的中斷處理要復(fù)雜得多。如果讀者無相關(guān)基礎(chǔ)，建議先熟悉相關(guān)的基礎(chǔ)概念再進行下一步學(xué)習(xí)。
首先給出了一般的中斷處理流程，如圖4.13所示。
圖4.13??一般中斷處理流程
S3C2410X包括55個中斷源，其中有1個看門狗定時器中斷、5個定時器中斷、9個通用異步串行口中斷、24個外部中斷、4個DMA中斷、2個RTC（實時時鐘控制器）中斷、2個USB中斷、1個LCD中斷和1個電池故障。其中，對外部中斷源具有電平/邊沿兩種觸發(fā)模式。另外，對于非常緊急的中斷可以支持使用快速中斷請求（FIQ）。
S3C2410X的中斷處理流程（該圖摘自S3C2410X用戶手冊）如圖4.14所示。
圖4.14??S3C2410X中斷處理流程
圖中的SUBSRCPND、SRCPND、SUBMASK、MASK和MODE都是與中斷相關(guān)的寄存器，其中SUBSRCPND和SRCPND寄存器用來表示有哪些中斷被觸發(fā)了和是否正在等待處理（pending）；SUBMASK（INTSUBMSK寄存器）和MASK（INTMSK寄存器）用于屏蔽某些中斷。
圖中的“Request?sources（with?sub?–register）”表示的是INT_RXD0、INT_TXD0等11個中斷源，它們不同于“Request?sources（without?sub?–register）”的操作如下：
（1）“Request?sources（without?sub?–register）”中的中斷源被觸發(fā)之后，SRCPND寄存器中相應(yīng)位被置1，如果此中斷沒有被INTMSK寄存器屏蔽、或者是快中斷（FIQ）的話，它將被進一步處理。
（2）對于“Request?sources（with?sub?–register）”中的中斷源被觸發(fā)之后，SUBSRCPND寄存器中的相應(yīng)位被置1，如果此中斷沒有被SUBMSK寄存器屏蔽的話，它在SRCPND寄存器中的相應(yīng)位也被置1。在此之后的兩者的處理過程是一樣的。
接下來，在SRCPND寄存器中，被觸發(fā)的中斷的相應(yīng)位被置1，等待處理。
（1）如果被觸發(fā)的中斷中有快中斷（FIQ）——MODE（INTMOD寄存器）中為1的位對應(yīng)的中斷，則CPU的FIQ中斷函數(shù)被調(diào)用。注意：FIQ只能分配一個，即INTMOD中只能有一位被設(shè)為1。
（2）對于一般中斷IRQ，可能同時有幾個中斷被觸發(fā)，未被INTMSK寄存器屏蔽的中斷經(jīng)過比較后，選出優(yōu)先級最高的中斷，然后CPU調(diào)用IRQ中斷處理函數(shù)。中斷處理函數(shù)可以通過讀取INTPND（標(biāo)識最高優(yōu)先級的寄存器）寄存器來確定中斷源是哪個，也可以讀INTOFFSET寄存器來確定中斷源。
