打破高性能計(jì)算性能墻、內(nèi)存墻、互聯(lián)墻的一種解題思路

市場(chǎng)調(diào)研機(jī)構(gòu)Hyperion Research最新ISC24市場(chǎng)報(bào)告顯示，2023年全球HPC市場(chǎng)規(guī)模為372億美元，與2022年基本持平。未來5年，HPC服務(wù)器市場(chǎng)的年平均增長(zhǎng)率預(yù)計(jì)為8.2%，存儲(chǔ)市場(chǎng)的年平均增長(zhǎng)率預(yù)計(jì)為9.3%，GPU市場(chǎng)的年平均增長(zhǎng)率預(yù)計(jì)為17%，云計(jì)算市場(chǎng)的年平均增長(zhǎng)率預(yù)計(jì)為21%。整體HPC市場(chǎng)呈現(xiàn)穩(wěn)健增長(zhǎng)態(tài)勢(shì)。

HPC訓(xùn)練/推理服務(wù)器的主流系統(tǒng)架構(gòu)，主體算力由CPU芯片和AI芯片這兩顆芯片提供，但是一個(gè)完整的服務(wù)器，要能夠提供完整的算力，還需要非常多的互聯(lián)技術(shù)，把芯片連接在一起。這里的互聯(lián)技術(shù)包含：AI芯片為了提升算力密度，會(huì)采用UCIe把兩個(gè)Die結(jié)合在一起，盡量突破算力瓶頸；內(nèi)存方面，CPU要經(jīng)過內(nèi)存接口，用DDR5做連接，AI芯片需要和HBM3/LPDDR5x做充分內(nèi)存，以提供足夠算力；針對(duì)大模型進(jìn)行運(yùn)算或進(jìn)行訓(xùn)練和推理，AI芯片與AI芯片之間，算力卡與算力卡之間，也需要高速接口互聯(lián)，采用PCIe或Serdes，將所有算力芯片連接起來。

可見未來HPC的技術(shù)體系除了算力本身，互聯(lián)是非常核心的。

通過英偉達(dá)過往六七年的產(chǎn)品發(fā)展可以看到算力是如何提升的、瓶頸在哪，到2024年的B200，算力提升10-20倍，甚至到百倍的提升，從工藝發(fā)展來看，為了提升性能，先進(jìn)工藝采用是非常簡(jiǎn)單直接的邏輯，從P100到B200的工藝演進(jìn)是從16nm一直演進(jìn)到4nm，但是我們看到工藝演進(jìn)逐漸接近極限，速度也在放緩。從AI芯片來看，到現(xiàn)在已經(jīng)接近光罩極限。這個(gè)時(shí)候Die to Die、RISC-V技術(shù)開始導(dǎo)入并發(fā)揮作用，直接的體現(xiàn)在英偉達(dá)的B200上，這可芯片首次采用互聯(lián)技術(shù)，可以把算力的密度持續(xù)往上提升；

從內(nèi)存的趨勢(shì)角度，由于帶寬逐步進(jìn)化，從P100到B200，內(nèi)存提升超過10倍以上。從演進(jìn)來看，算力提升不僅僅體現(xiàn)在算力單元、算力密度上，還有內(nèi)存存取，現(xiàn)在的運(yùn)算模型越來越龐大，存取需要大量帶寬做參數(shù)存儲(chǔ)跟計(jì)算，內(nèi)存逐步演變成非常大的算力瓶頸；

同樣的，互聯(lián)也一樣，當(dāng)前單一計(jì)算芯片無法提供足夠的算力來支撐如此大的模型運(yùn)算，需要靠系統(tǒng)型算力，也就需要靠PCIe，將所有算力互聯(lián)在一起，在過去的七、八年中，總速度、總帶寬才得以實(shí)現(xiàn)10倍以上的提升。

接下來還能怎樣解決算力瓶頸？從上面提到的性能墻、內(nèi)存墻和互聯(lián)墻三個(gè)維度來考慮，高速接口IP成為一種可能的解題思路，這也是近年來很多IP企業(yè)紛紛加大對(duì)接口IP的投入的驅(qū)動(dòng)力。

IPNest最新的數(shù)據(jù)統(tǒng)計(jì)顯示，2023年，半導(dǎo)體市場(chǎng)整體下滑，但接口IP領(lǐng)域增長(zhǎng)了17%。預(yù)測(cè)數(shù)據(jù)顯示，2024年至2028年接口IP的增長(zhǎng)更為強(qiáng)勁，與2020年代的20%增長(zhǎng)相當(dāng)。接口IP類別占所有IP類別的份額已從2017年的18%上升至2023年的28%。這一趨勢(shì)將在未來10年內(nèi)進(jìn)一步擴(kuò)大，份額將增長(zhǎng)到總量的38%。預(yù)計(jì)大部分增長(zhǎng)來自三個(gè)類別：PCIe、內(nèi)存控制器（DDR）以及以太網(wǎng)與D2D，未來5年復(fù)合年增長(zhǎng)率分別為19%、23%和22%。

我們也看到多家本土IP企業(yè)希望把握這一機(jī)會(huì)點(diǎn)大力發(fā)展高速接口IP，但不可否認(rèn)，HPC高性能計(jì)算本身對(duì)產(chǎn)品性能、功能以及先進(jìn)工藝節(jié)點(diǎn)的要求都非常之高，以本土IP企業(yè)的人才和技術(shù)積累想在這一領(lǐng)域有所突破甚至是超越，難度可想而知。

芯耀輝董事長(zhǎng)曾克強(qiáng)

“我們HPC類和AI類的客戶群成長(zhǎng)很快?！苯?，在無錫舉辦的2024中國集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨第四屆IC應(yīng)用展（ICDIA2024）期間，本土IP初創(chuàng)企業(yè)芯耀輝董事長(zhǎng)曾克強(qiáng)介紹?！搬槍?duì)國產(chǎn)最先進(jìn)的工藝節(jié)點(diǎn)，我們的產(chǎn)品也可以做到明確的領(lǐng)先。同時(shí)也在導(dǎo)入國外的主流工藝，這一領(lǐng)域的友商很多，芯耀輝產(chǎn)品線相對(duì)會(huì)比較全，我們的產(chǎn)品包括DDR5可以做到和國際頭部企業(yè)同等速率，UCIe相關(guān)產(chǎn)品也可以做到24G速率，處于領(lǐng)先?！?/p>

從2020年6月創(chuàng)立，到2024年，芯耀輝已經(jīng)形成了較完整的高速接口IP產(chǎn)品線?！搬槍?duì)性能墻，芯耀輝提供完整的UCIe、XSR，承接D2D的互聯(lián)，有標(biāo)準(zhǔn)的控制器；針對(duì)內(nèi)存墻，除了HBM、DDR、LPDDR，還提供Memory Compiler，Memory Compiler是內(nèi)存帶寬最高、性能最高的內(nèi)存存儲(chǔ)媒介，在運(yùn)算過程中，大算力芯片需要超高速帶寬內(nèi)存，來突破算力瓶頸；針對(duì)互聯(lián)墻，經(jīng)過大量驗(yàn)證，有非常多客戶采用芯耀輝的PCIe5/32G Serdes PHY IP，我們的解決方案，面向面積和帶寬，在控制部分進(jìn)行了大量?jī)?yōu)化，面積節(jié)省40%左右，同時(shí)也提供下一代的完整PCIe6和112G Serdes解決方案?！痹藦?qiáng)提到。

作為IP提供商，最后往往需要為客戶提供更完整的產(chǎn)品組合和解決方案，對(duì)此，曾克強(qiáng)表示，“如果要做一個(gè)完善的一站式IP廠商，也需要控制器IP，這樣給客戶提供一整套的解決方案，這樣HBM的IP和數(shù)字控制器IP都是芯耀輝的，在互相協(xié)同兼容性、可靠性上都會(huì)做的更好，這也是行業(yè)規(guī)律。我們做的主要是基于和工藝相關(guān)的，以高速接口為核心，上下擴(kuò)展。包括數(shù)字各類接口IP以及數(shù)字控制器IP，還有工藝制造端的其他IP，都在我們的考慮當(dāng)中，但基本上核心是圍繞著工藝墻相關(guān)的產(chǎn)品來展開?！?/p>

“綜上所述，我們希望通過完整的產(chǎn)品組合，并提供完整的設(shè)計(jì)、全方位生態(tài)、Foundry等完整供應(yīng)鏈，可以給客戶帶來非常完整的解決方案，希望助力客戶在芯片設(shè)計(jì)和產(chǎn)品開發(fā)上持續(xù)迭代?！痹藦?qiáng)補(bǔ)充。