1675
半導(dǎo)體行業(yè)發(fā)展愈發(fā)成熟，企業(yè)對(duì)專利的保護(hù)意識(shí)不斷增強(qiáng)，近日，中芯國(guó)際、長(zhǎng)鑫存儲(chǔ)、三安半導(dǎo)體、芯華章等企業(yè)新專利曝光。
中芯國(guó)際公布兩項(xiàng)專利
中芯國(guó)際本月公布了兩項(xiàng)新的專利，分別是“承載裝置、晶圓測(cè)試設(shè)備以及晶圓測(cè)試方法”專利以及“一種晶圓測(cè)試裝置”專利。
“承載裝置、晶圓測(cè)試設(shè)備以及晶圓測(cè)試方法”專利公布
天眼查顯示，中芯國(guó)際“承載裝置、晶圓測(cè)試設(shè)備以及晶圓測(cè)試方法”專利公布，申請(qǐng)公布日為9月1日，申請(qǐng)公布號(hào)為CN116682750A。
該專利的專利權(quán)人為中芯國(guó)際集成電路制造（上海）有限公司、中芯國(guó)際集成電路制造（北京）有限公司。
專利摘要顯示，一種承載裝置、晶圓測(cè)試設(shè)備以及晶圓測(cè)試方法，承載裝置包括：主加熱平臺(tái)，用于承載待測(cè)晶圓并對(duì)所述待測(cè)晶圓進(jìn)行加熱；環(huán)形的副加熱平臺(tái)，環(huán)繞所述主加熱平臺(tái)，用于與所述主加熱平臺(tái)頂面圍成放置所述待測(cè)晶圓的容納空間。
降低了所述探針因受熱不均勻而產(chǎn)生針痕偏移的風(fēng)險(xiǎn)，有利于提高晶圓測(cè)試的可靠性，并降低因晶圓表面破損而產(chǎn)生良率損失和可靠性風(fēng)險(xiǎn)的概率；同時(shí)，在對(duì)待測(cè)晶圓進(jìn)行高溫測(cè)試的過程中，由于所述探針卡上的各探針受熱均勻，在測(cè)試過程中，省去了對(duì)所述探針卡進(jìn)行預(yù)熱的步驟，提高了生產(chǎn)效率，降低了測(cè)試成本。
“一種晶圓測(cè)試裝置”專利獲授權(quán)
天眼查顯示，中芯國(guó)際集成電路制造（上海）有限公司“一種晶圓測(cè)試裝置”專利獲授權(quán)，授權(quán)公告日為9月15日，授權(quán)公告號(hào)為CN219695349U。
專利摘要顯示，本申請(qǐng)?zhí)峁┮环N晶圓測(cè)試裝置，所述晶圓測(cè)試裝置包括：承載臺(tái)，用于承載晶圓；晶圓夾具，所述晶圓夾具的工作面與所述晶圓的邊緣匹配使得所述晶圓夾具工作時(shí)所述晶圓夾具的工作面和所述晶圓的邊緣貼合并且所述晶圓夾具的上表面和所述晶圓的上表面共面。本申請(qǐng)?zhí)峁┮环N晶圓測(cè)試裝置，利用晶圓夾具與晶圓邊緣的弧形倒角貼合，避免測(cè)試探針扎在弧形倒角上彎曲，可以避免探針卡在測(cè)試過程中損壞，并提高晶圓測(cè)試效率。
三安半導(dǎo)體器件專利獲授權(quán)
天眼查顯示，湖南三安半導(dǎo)體有限責(zé)任公司“半導(dǎo)體器件”專利獲授權(quán)，授權(quán)公告日為9月15日，授權(quán)公告號(hào)為CN219696448U。
專利摘要顯示，本申請(qǐng)公開了一種半導(dǎo)體器件，屬于半導(dǎo)體技術(shù)領(lǐng)域。半導(dǎo)體器件包括芯片；基板，基板包括安裝部和第一端子，第一端子連接在安裝部的第一端部；塑封體，安裝部包括裸露在塑封體的頂面的第一面和被塑封體包裹的第二面，芯片安裝在安裝部的第二面，第一端子從塑封體的第一側(cè)伸出并向塑封體的底面彎折；第二端子和第三端子，第二端子和第三端子與芯片電連接且從與塑封體的第一側(cè)相對(duì)的第二側(cè)的中部伸出；安裝部還包括與第一端部相對(duì)設(shè)置的第二端部，在安裝部的第二端部與第二端子和第三端子之間的塑封體上設(shè)置有凹槽，可增大基板與第二端子和第三端子之間的爬電距離，從而提高了半導(dǎo)體器件的安全性。
芯華章專利獲授權(quán)
天眼查顯示，芯華章科技股份有限公司“集成電路設(shè)計(jì)驗(yàn)證”專利獲授權(quán)，授權(quán)公告日為9月19日，授權(quán)公告號(hào)為CN114417755B。
專利摘要顯示，本申請(qǐng)?zhí)峁┯糜隍?yàn)證IC設(shè)計(jì)（諸如超大規(guī)模集成電路（VLSI）設(shè)計(jì)）的方法和設(shè)備。該方法包括：獲得IC設(shè)計(jì)的描述；基于所述描述確定所述IC設(shè)計(jì)是否包括組合回路，其中所述組合回路包括輸出和連接到所述輸出的輸入；響應(yīng)于所述IC設(shè)計(jì)包括所述組合回路，展開所述組合回路為展開回路，所述展開回路包括：連接以形成所述展開回路的第一迭代和第二迭代，其中所述第一迭代包括第一輸出和第一輸入，所述第二迭代包括第二輸出和第二輸入，并且所述第二輸出連接到所述第一輸入；以及連接在所述第一輸入和所述第二輸出之間的寄存器；以及驗(yàn)證具有所述展開回路的IC設(shè)計(jì)，其中所述第一迭代和所述第二迭代中的每一個(gè)包括與所述組合回路相同的組件。
長(zhǎng)鑫存儲(chǔ)兩項(xiàng)專利曝光
長(zhǎng)鑫存儲(chǔ)兩項(xiàng)新的專利近日也得到曝光，分別是“一種晶圓缺陷分析方法、系統(tǒng)、設(shè)備和介質(zhì)”專利、“存儲(chǔ)芯片的測(cè)試方法及裝置”專利。
長(zhǎng)鑫存儲(chǔ)“一種晶圓缺陷分析方法、系統(tǒng)、設(shè)備和介質(zhì)”專利獲授權(quán)
天眼查顯示，長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司“一種晶圓缺陷分析方法、系統(tǒng)、設(shè)備和介質(zhì)”專利獲授權(quán)，授權(quán)公告日為9月15日，授權(quán)公告號(hào)為CN113837983B。
專利摘要顯示，本發(fā)明公開了一種晶圓缺陷分析方法、系統(tǒng)、設(shè)備和介質(zhì)。該晶圓缺陷分析方法包括獲取半導(dǎo)體制程工藝中每片晶圓的批次信息以及缺陷信息，缺陷信息包括熱點(diǎn)缺陷信息；設(shè)定熱點(diǎn)缺陷特征，從熱點(diǎn)缺陷信息中篩選出與熱點(diǎn)缺陷特征相關(guān)聯(lián)的目標(biāo)熱點(diǎn)缺陷信息；根據(jù)批次信息，追蹤與熱點(diǎn)缺陷特征相關(guān)聯(lián)的目標(biāo)熱點(diǎn)缺陷信息所對(duì)應(yīng)的第一片晶圓，確定缺陷源。
據(jù)悉，在本發(fā)明實(shí)施例中，通過在半導(dǎo)體制程工藝中獲取晶圓的批次信息以及熱點(diǎn)缺陷信息，并根據(jù)熱點(diǎn)缺陷特征篩選出目標(biāo)熱點(diǎn)缺陷信息，最后追蹤目標(biāo)熱點(diǎn)缺陷信息所對(duì)應(yīng)的第一片晶圓，確定缺陷源，提高了晶圓缺陷溯源的準(zhǔn)確性。
長(zhǎng)鑫存儲(chǔ)“存儲(chǔ)芯片的測(cè)試方法及裝置”專利公布
天眼查顯示，長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司“存儲(chǔ)芯片的測(cè)試方法及裝置”專利公布，申請(qǐng)公布日為9月15日，申請(qǐng)公布號(hào)為CN116758970A。
專利摘要顯示，本公開提出一種存儲(chǔ)芯片的測(cè)試方法及裝置，適用于存儲(chǔ)技術(shù)領(lǐng)域，可以解決，能夠解決人工方式生成隨機(jī)測(cè)試向量難以保證隨機(jī)性和覆蓋率，且容易發(fā)生錯(cuò)誤的問題，可以提高存儲(chǔ)芯片的測(cè)試效率。該方案包括：根據(jù)存儲(chǔ)芯片的標(biāo)準(zhǔn)狀態(tài)機(jī)，獲取存儲(chǔ)芯片的簡(jiǎn)化狀態(tài)機(jī)，簡(jiǎn)化狀態(tài)機(jī)用于描述存儲(chǔ)芯片的主要功能；確定簡(jiǎn)化狀態(tài)機(jī)中的狀態(tài)跳轉(zhuǎn)的重要性的指示信息；基于簡(jiǎn)化狀態(tài)機(jī)的狀態(tài)跳轉(zhuǎn)的重要性的指示信息，生成存儲(chǔ)芯片的測(cè)試向量。
下載ECAD模型
