芯耀
1286
大家好，我是DE2208的學(xué)員小S，很榮幸可以有個(gè)在這里和大家分享經(jīng)驗(yàn)的機(jī)會(huì)。
我的經(jīng)歷可能比較坎坷，我高考之后首先是進(jìn)入了大專學(xué)習(xí)，后面開始專升本到一個(gè)二本，隨后考研到浙大。
一路走來(lái)給我的感覺就是，有時(shí)候不要怕頭鐵，只要有了目標(biāo)就去努力實(shí)現(xiàn)，就像現(xiàn)在咱們?cè)谛拚嬖簩W(xué)習(xí)芯片相關(guān)的知識(shí)一樣，大家都是奔著一份好工作而去，需要付出一些心力。
雖然學(xué)歷也給我?guī)?lái)了一些波折，但最終結(jié)果還是不錯(cuò)的。接下來(lái)我簡(jiǎn)單從以下幾個(gè)方面分享一下關(guān)于數(shù)字設(shè)計(jì)學(xué)習(xí)淺見。
學(xué)習(xí)階段
首先咱們肯定得跟著課程學(xué)習(xí)相關(guān)的基礎(chǔ)知識(shí)，不論是數(shù)電、EDA工具，還是Linux以及Verilog。數(shù)電、工具、Linux都是最基本的，還有Verilog的相關(guān)知識(shí)，F(xiàn)IFO很重要！
就像咱們老師說的一樣，在寫代碼的時(shí)候得奔著對(duì)電路的理解上去，得知道我的代碼映射到電路上是一種什么狀態(tài)，它是側(cè)重于面積優(yōu)化還是時(shí)序優(yōu)化。
當(dāng)然這也不是一蹴而就的事，但我們得有這么一種意識(shí)，可以多去網(wǎng)上看看相關(guān)的代碼與電路的關(guān)系。
關(guān)于后面的總線、接口協(xié)議，我的理解是總線協(xié)議一定要好好鉆研，一些接口協(xié)議了解設(shè)計(jì)思路就可以，不用太去扣代碼細(xì)節(jié)，因?yàn)椴煌灸呐率峭粋€(gè)協(xié)議設(shè)計(jì)思路細(xì)節(jié)都是不同的。
最后我覺得低功耗設(shè)計(jì)思路比較重要，需要深入了解一下。
自我補(bǔ)足階段
在這個(gè)階段咱們已經(jīng)學(xué)習(xí)完了相關(guān)課程，現(xiàn)在得了解自己到底想從事哪方面的設(shè)計(jì)。
低功耗、SoC、AI芯片、接口IP協(xié)議？
例如接口IP可能咱們得去網(wǎng)上學(xué)習(xí)一下現(xiàn)階段的一些高速接口協(xié)議，比如DDR、PCIE、SERDES等，可以看想去的公司從事哪方面設(shè)計(jì)的，針對(duì)了解。
求職階段
投簡(jiǎn)歷就不說了，面試階段一定要自信，前幾次面試肯定會(huì)有不足之處的，一定要規(guī)劃好這幾次練習(xí)的機(jī)會(huì)，也可以讓咱們修真院的老師進(jìn)行模擬面試。
面試的話側(cè)重點(diǎn)幾乎全在基礎(chǔ)，還有就是你項(xiàng)目的設(shè)計(jì)思路，可能還會(huì)讓你介紹一些項(xiàng)目的結(jié)構(gòu)。所以寫在簡(jiǎn)歷上的一定是你最了解的部分。
關(guān)于面試題，我的感覺是主要關(guān)于FIFO（空滿，假空假滿，水線，格雷碼），時(shí)序分析（建立、保持時(shí)間，怎么補(bǔ)償建立時(shí)間不滿足的情況，要了解怎么以寫代碼的方式去解決），低功耗設(shè)計(jì)，跨時(shí)鐘域處理等，最后可能還會(huì)問項(xiàng)目相關(guān)的一些細(xì)節(jié)問題。
總的來(lái)說一定要有一個(gè)清晰的對(duì)于代碼電路的映射概念，不能只關(guān)注于代碼，比如寫always語(yǔ)句塊時(shí)，咱們大多數(shù)只關(guān)注于數(shù)據(jù)信號(hào)的打拍，而忽略復(fù)位信號(hào)，這導(dǎo)致我們一想到D觸發(fā)器的輸入端口，可能就會(huì)忘記會(huì)有一個(gè)復(fù)位輸入信號(hào)，在紙上畫D觸發(fā)器也不會(huì)把這個(gè)信號(hào)畫出來(lái)。
最后祝大家學(xué)習(xí)順利，能夠找到一份滿意的工作！
